The invention discloses a diode package structure of a double chip vertical parallel mode, including external lead wire, wire B and A stage is composed of frame, wire, wire A B, the first chip and the second chip, the outer lead A and external lead B are provided with positioning steps; lead A and B are respectively welded on the outer lead wire of A positioning step and outer lead B positioning steps; anode surface and cathode surface of the first chip are respectively welded to the bottom surface and the inner leads A in lead B the top surface of the cathode surface and the anode surface second chip are respectively welded to the bottom surface and the inner leads B load table top. The steps of making diode package structure for graphite mold in lead A flip chip, flip, first in lead B, second chip components, sintering after welding is sintered on the lead frame, the finished product packaging, the invention can be miniaturized in the size of the package, to achieve greater current ability and ability to make power diode devices.
【技术实现步骤摘要】
一种双芯片垂直并联方式的二极体封装结构和制造方法
本专利技术涉及一种半导体器件
,具体是一种双芯片垂直并联方式的二极体封装结构和制造方法。
技术介绍
受封装外形尺寸的限制,在一定的封装尺寸内能够封入的芯片面积最大值是一定的。为了在一定的封装外形尺寸内,使TVS等二极体器件实现更大的电流能力和功率能力,目前在TVS等二极体器件的制造中有人采用芯片串联的方法,但这种方法存在两个弊端:其一,对于TVS器件来说,必须采用两个半额定电压值的芯片串联,对于额定电压值≤12V的低电压TVS器件是无法实现的,原因是低电压TVS芯片当电压≤6V时、其漏电流特别大;其二,对于整流二极管来说,两个芯片串联增加了正向压降值,在使用时增加了功耗和器件的发热量。面对小型化器件提高电流能力和功率能力的市场需求,急需新的方案。
技术实现思路
为解决上述技术问题,本专利技术提供一种双芯片垂直并联方式的二极体封装结构,可在小型化封装的尺寸之内,提高器件的电流能力和功率能力。本专利技术采用的技术方案是:一种双芯片垂直并联方式的二极体封装结构,包括引线框架,由外引线A、外引线B和载片台组成,所述外引线A和外引线B上面均设有向上的定位台阶,所述外引线A与载片台为一体,所述载片台顶面设有凸台;内引线A,由底面设有凸台的电极片和侧面向下折弯90º的焊接臂构成,所述焊接臂的底面焊接于外引线A的定位台阶之间;内引线B,由电极片和侧面向下折弯90º的焊接臂构成,所述焊接臂的底面焊接于外引线B的定位台阶之间;第一芯片,其阳极面与内引线A底面的凸台焊接在一起,其阴极面与内引线B的电极片顶面焊接在一起;第二芯片 ...
【技术保护点】
一种双芯片垂直并联方式的二极体封装结构,其特征在于,包括引线框架, 由外引线A、外引线B和载片台组成,所述外引线A和外引线B上面均设有向上的定位台阶,所述外引线A与载片台为一体,所述载片台顶面设有凸台;内引线A,由底面设有凸台的电极片和侧面向下折弯90º的焊接臂构成,所述焊接臂的底面焊接于外引线A的定位台阶之间;内引线B,由电极片和侧面向下折弯90º的焊接臂构成,所述焊接臂的底面焊接于外引线B的定位台阶之间;第一芯片,其阳极面与内引线A底面的凸台焊接在一起,其阴极面与内引线B的电极片顶面焊接在一起;第二芯片,其阴极面与内引线B的电极片底面焊接在一起,其阳极面与载片台顶面的凸台焊接在一起。
【技术特征摘要】
1.一种双芯片垂直并联方式的二极体封装结构,其特征在于,包括引线框架,由外引线A、外引线B和载片台组成,所述外引线A和外引线B上面均设有向上的定位台阶,所述外引线A与载片台为一体,所述载片台顶面设有凸台;内引线A,由底面设有凸台的电极片和侧面向下折弯90º的焊接臂构成,所述焊接臂的底面焊接于外引线A的定位台阶之间;内引线B,由电极片和侧面向下折弯90º的焊接臂构成,所述焊接臂的底面焊接于外引线B的定位台阶之间;第一芯片,其阳极面与内引线A底面的凸台焊接在一起,其阴极面与内引线B的电极片顶面焊接在一起;第二芯片,其阴极面与内引线B的电极片底面焊接在一起,其阳极面与载片台顶面的凸台焊接在一起。2.根据权利要求1所述的一种双芯片垂直并联方式的二极体封装结构,其特征在于,所述第一芯片和第二芯片是两个具有相同功能和尺寸的TVS、半导体放电管或二极管芯片。3.一种如权利要求1所述的双芯片垂直并联方式的二...
【专利技术属性】
技术研发人员:李成军,薛治祥,张松,
申请(专利权)人:捷捷半导体有限公司,
类型:发明
国别省市:江苏,32
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。