互连结构的形成方法技术

一种互连结构的形成方法，所述互连结构的形成方法包括：提供衬底；在所述衬底表面形成介质层；在所述介质层表面形成盖帽层；在所述盖帽层表面形成掩膜层，所述掩膜层暴露出部分盖帽层表面；以掩膜层为掩膜，刻蚀盖帽层至介质层表面，在盖帽层内形成开口；刻蚀所述掩膜层的侧壁，暴露出部分盖帽层的表面；沿所述盖帽层内的开口刻蚀部分厚度的介质层，形成第一通孔；对开口侧壁未被掩膜层覆盖的部分盖帽层进行氧化处理，形成氧化层；沿第一通孔刻蚀所述介质层至衬底表面形成第二通孔，使所述第二通孔的顶部宽度大于底部宽度；形成填充满第二通孔的金属层。上述方法可以提高形成的互连结构的性能。

Method for forming interconnection structure

A method for forming an interconnect structure, including the method of forming the interconnect structure: providing a substrate; forming a dielectric layer on the surface of the substrate; forming a dielectric layer on the capping layer on the surface of the cap layer; forming the surface of the mask layer, the mask layer to expose a portion of the cap layer to the mask layer for surface; the mask, etching the cap layer to the surface of medium layer, openings formed in the cap layer; the side wall of the etching mask layer, exposed part of the surface of the cap layer; the dielectric layer along the cap layer in the opening part of the thickness of the etching, forming a first through hole; the side wall of the opening is not part of the mask layer the cap is covered by a layer of oxidation, oxide layer is formed; formed along a first through hole etching the dielectric layer to the surface of the substrate second through holes at the top of the second through hole is larger than the width of the bottom width; fill the form A metal layer with two vias. The above method can improve the performance of the formed interconnect structure.

【技术实现步骤摘要】
互连结构的形成方法
本专利技术涉及半导体
，特别涉及一种互连结构的形成方法。
技术介绍
随着半导体工艺技术的不断发展，例如高K栅介质层的引入、应力工程技术、口袋离子注入以及材料和器件结构的不断优化，半导体器件的尺寸不断缩小，相邻半导体器件之间的间距也越来越小。在集成电路制造过程中，如在衬底上形成半导体器件结构后，还需要使用多个金属化层将各半导体器件连接在一起形成电路，金属化层包括互连线和形成在接触孔内的金属插塞，互连通孔内的金属插塞连接半导体器件，互连线将不同半导体器件上的金属插塞连接起来形成电路。随着半导体器件的尺寸不断缩小，半导体器件之间的间距也不断缩小，通孔的尺寸以及通孔之间的间距也随之减小。通孔尺寸减小，导致后续在通孔内填充金属材料，形成金属插塞的难度提高，现有技术形成的金属插塞内往往会出现孔洞，影响互连结构的连接性能。
技术实现思路
本专利技术解决的问题是提供一种互连结构的形成方法，提高互连结构的性能。为解决上述问题，本专利技术提供一种互连结构的形成方法，包括：提供衬底；在所述衬底表面形成介质层；在所述介质层表面形成盖帽层；在所述盖帽层表面形成掩膜层，所述掩膜层暴露出部分盖帽层表面；以掩膜层为掩膜，刻蚀盖帽层至介质层表面，在盖帽层内形成开口；刻蚀所述掩膜层的侧壁，暴露出部分盖帽层的表面；沿所述盖帽层内的开口刻蚀部分厚度的介质层，形成第一通孔；对开口侧壁未被掩膜层覆盖的部分盖帽层进行氧化处理，形成氧化层；刻蚀所述氧化层并沿第一通孔刻蚀所述介质层至衬底表面，形成第二通孔，使所述第二通孔的顶部宽度大于底部宽度；形成填充满第二通孔的金属层。可选的，所述盖帽层的材料为碳化硅。可选的，所述盖帽层的厚度为可选的，采用等离子体增强化学气相沉积工艺形成所述盖帽层。可选的，所述等离子体增强化学气相沉积工艺采用的反应气体为四甲基硅烷或三甲基硅烷。可选的，所述掩膜层的形成方法包括：在所述盖帽层表面形成掩膜材料层；在所述掩膜材料层表面形成图形化光刻胶层；以所述图形化光刻胶层为掩膜，刻蚀所述掩膜材料层至盖帽层，形成掩膜层。可选的，采用等离子体增强化学气相沉积工艺形成所述掩膜材料层。可选的，所述掩膜层的厚度为可选的，采用干法刻蚀工艺刻蚀所述掩膜层的侧壁。可选的，所述干法刻蚀工艺中，所述掩膜层与介质层的刻蚀选择比大于20。可选的，所述干法刻蚀工艺为含氯等离子体刻蚀工艺。可选的，所述掩膜层的材料为氮化硼或氮化铝。可选的，采用氧等离子体处理工艺对开口侧壁未被掩膜层覆盖的部分盖帽层进行氧化处理，形成氧化层。可选的，所述氧等离子体处理工艺采用O2作为等离子源，O2流量为100sccm～3000sccm，压强为0.1mtorr～10torr，功率为100W～2000W。可选的，所述氧化层的厚度为可选的，采用含氟等离子体刻蚀工艺刻蚀部分厚度的介质层，形成第一通孔。可选的，采用含氟等离子体刻蚀工艺刻蚀氧化层并沿第一通孔刻蚀所述介质层至衬底表面，形成第二通孔。可选的，所述第二通孔包括位与衬底表面的第一部分，以及位于第一部分上方的第二部分；所述第一部分具有垂直侧壁，第二部分具有倾斜侧壁，且第二部分的顶部尺寸大于底部尺寸。可选的，所述第二通孔的第二部分的侧壁倾斜角度为45°～90°。与现有技术相比，本专利技术的技术方案具有以下优点：本专利技术的技术方案中，在衬底表面形成介质层、位于介质层表面的盖帽层以及位于盖帽层表面的掩膜层，并以掩膜层为掩膜刻蚀盖帽层形成开口，然后刻蚀掩膜层的侧壁，暴露出部分盖帽层，沿开口刻蚀介质层形成第一通孔之后，对开口侧壁的盖帽层进行氧化处理，形成氧化层，然后刻蚀氧化层，并沿第一通孔刻蚀介质层形成第二通孔，所述第二通孔的顶部开口宽度大于底部开口宽度，然后在所述第二通孔内形成金属层。由于第二通孔的顶部开口宽度大于底部开口宽度，所以有利于在第二通孔内沉积金属材料，避免在第二通孔内形成的金属层内出现孔洞等问题，从而可以提高所述金属层的电连接性能。附图说明图1至图11是本专利技术的实施例的互连结构的形成过程的结构示意图。具体实施方式如
技术介绍
中所述，现有技术形成的互连结构的性能有待进一步的提高。本专利技术的实施例中，提供一种互连结构的形成方法，形成的第二通孔的顶部宽度大于底部宽度，从而有利于在第二通孔内填充金属层，从而提高形成的互连结构的连接性能。为使本专利技术的上述目的、特征和优点能够更为明显易懂，下面结合附图对本专利技术的具体实施例做详细的说明。请参考图1，提供衬底100，在所述衬底100上形成介质层200。所述衬底100可以是包括硅、锗、锗化硅或砷化镓等半导体材料，所述衬底100可以是体材料也可以是复合结构如绝缘体上硅。所述衬底100还可以包括半导体层以及介质层的复合结构。本领域的技术人员可以根据衬底100上形成的半导体器件选择所述半导体衬底100的类型，因此所述衬底100的类型不应限制本专利技术的保护范围。本实施例中，所述衬底100的材料为单晶硅。所述衬底100内可以形成有各种半导体器件，例如晶体管、电容或电阻等；所述衬底100内还可以形成有金属互连结构。在所述衬底100表面形成介质层101，后续在所述介质层101内形成通孔，在所述通孔内形成连接衬底100内的器件或互连结构的金属层。可以采用化学气相沉积工艺形成所述介质层101。所述介质层101的材料可以是磷硅玻璃或硼磷硅玻璃等绝缘介质材料。所述介质层101的表面平坦。请参考图2，在所述介质层101表面形成盖帽层102。所述盖帽层102可以保护所述介质层101的表面，提高后续在盖帽层102上形成的掩膜层的粘附力，并且所述盖帽层102还用于形成后续刻蚀介质层时的掩膜层。所述盖帽层102与后续形成掩膜层的材料不同，两者在同一刻蚀工艺中，刻蚀速率相差较大。本实施例中，所述盖帽层102的材料为碳化硅。可以采用等离子体增强化学气相沉积工艺形成所述盖帽层102。具体的，所述等离子体化学气相沉积工艺采用的反应气体可以是四甲基硅烷或三甲基硅烷，反应气体流量为10sccm～1000sccm，压强为20Pa～200Pa，温度为100℃～500℃。本实施例中，形成的盖帽层102的厚度为例如可以是或请参考图3，在所述盖帽层102表面形成掩膜材料层103。所述掩膜材料层103用于形成掩膜层，以定义后续在介质层101内待形成的第一通孔的位置和尺寸。所述掩膜材料层103的材料与介质层101之间具有较大的刻蚀选择比。本实施例中，所述掩膜材料层103的材料为氮化硼，在其他实施例中，所述掩膜材料层103的材料还可以是氮化铝。可以采用等离子体增强化学气相沉积工艺形成所述掩膜材料层103。本实施例中，所述等离子体化学气相沉积工艺采用的反应气体包括B2H6和NH3，B2H6流量为10sccm～1000sccm，NH3的流量为10sccm～1000sccm，压强为1mtorr～10torr，温度为400℃～800℃。所述掩膜材料层103需要有足够的厚度，以避免后续以所述掩膜材料层所形成的掩膜层为掩膜，刻蚀介质层101的过程中，所述掩膜层被全部损耗，影响形成的第一通孔的形貌。本实施例中，形成的掩膜材料层103的厚度为例如可以是或请参考图4，在所述掩膜材料层103表面形成图形化光刻胶层200。采用旋涂工艺在所述掩膜材料层103本文档来自技高网...

【技术保护点】
一种互连结构的形成方法，其特征在于，包括：提供衬底；在所述衬底表面形成介质层；在所述介质层表面形成盖帽层；在所述盖帽层表面形成掩膜层，所述掩膜层暴露出部分盖帽层表面；以掩膜层为掩膜，刻蚀盖帽层至介质层表面，在盖帽层内形成开口；刻蚀所述掩膜层的侧壁，暴露出部分盖帽层的表面；沿所述盖帽层内的开口刻蚀部分厚度的介质层，形成第一通孔；对开口侧壁未被掩膜层覆盖的部分盖帽层进行氧化处理，形成氧化层；刻蚀所述氧化层并沿第一通孔刻蚀所述介质层至衬底表面，形成第二通孔，使所述第二通孔的顶部宽度大于底部宽度；形成填充满第二通孔的金属层。

【技术特征摘要】
1.一种互连结构的形成方法，其特征在于，包括：提供衬底；在所述衬底表面形成介质层；在所述介质层表面形成盖帽层；在所述盖帽层表面形成掩膜层，所述掩膜层暴露出部分盖帽层表面；以掩膜层为掩膜，刻蚀盖帽层至介质层表面，在盖帽层内形成开口；刻蚀所述掩膜层的侧壁，暴露出部分盖帽层的表面；沿所述盖帽层内的开口刻蚀部分厚度的介质层，形成第一通孔；对开口侧壁未被掩膜层覆盖的部分盖帽层进行氧化处理，形成氧化层；刻蚀所述氧化层并沿第一通孔刻蚀所述介质层至衬底表面，形成第二通孔，使所述第二通孔的顶部宽度大于底部宽度；形成填充满第二通孔的金属层。2.根据权利要求1所述的互连结构的形成方法，其特征在于，所述盖帽层的材料为碳化硅。3.根据权利要求1所述的互连结构的形成方法，其特征在于，所述盖帽层的厚度为4.根据权利要求2所述的互连结构的形成方法，其特征在于，采用等离子体增强化学气相沉积工艺形成所述盖帽层。5.根据权利要求4所述的互连结构的形成方法，其特征在于，所述等离子体增强化学气相沉积工艺采用的反应气体为四甲基硅烷或三甲基硅烷。6.根据权利要求1所述的互连结构的形成方法，其特征在于，所述掩膜层的形成方法包括：在所述盖帽层表面形成掩膜材料层；在所述掩膜材料层表面形成图形化光刻胶层；以所述图形化光刻胶层为掩膜，刻蚀所述掩膜材料层至盖帽层，形成掩膜层。7.根据权利要求6所述的互连结构的形成方法，其特征在于，采用等离子体增强化学气相沉积工艺形成所述掩膜材料层。8.根据权利要求1所述的互连结构的形成方法，其特征在于，所述掩膜层的厚度为9.根据权利要求1所述的互连结构的形成方法，其特征在于...

【专利技术属性】
技术研发人员：周鸣，李小雨，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海,31