增强型GaN基功率晶体管器件及其制作方法技术
Enhancement type GaN base power transistor device and manufacturing method thereof
The invention provides an enhanced GaN based power transistor device and a method of manufacturing the same. The method includes: the growth of the first light doped N type GaN epitaxial layer on a substrate; growth of P type GaN epitaxial layer on the first lightly doped N type GaN epitaxial layer; etching on P type GaN epitaxial layer and the first light doped N type GaN epitaxial layer formed through etching P type GaN epitaxial layer or through P GaN epitaxial layer and extends into the first light doped N type GaN epitaxial layer growth; second light doped N type GaN epitaxial layer on the P type GaN epitaxial layer; the growth of Al in the second light doped N type GaN epitaxial layer (In, Ga) N thin barrier layer, forming a thin barrier (In, Al Ga) N/GaN heterostructure growth; passivation layer in thin barrier heterostructure. The formation of epitaxy thin barrier heterostructure, avoid the trench gate etching technology to reduce the thickness of barrier layer, the thin barrier layer is deposited on the surface of the passivation layer, can effectively improve the density of two-dimensional electron gas outside the thin barrier heterostructure barrier gate region.
【技术实现步骤摘要】
增强型GaN基功率晶体管器件及其制作方法
本专利技术涉及半导体器件
，尤其涉及一种增强型GaN基功率晶体管器件及其制作方法。
技术介绍
随着人们对半导体器件要求的提高，GaN基功率晶体管器件以其独特的能带特点和优异的电学、光学性质受到了越来越多的关注。GaN基功率晶体管器件通常利用AlGaN/GaN异质结中的二维电子气工作，这样器件具有导通电阻小和开关速度快等优点，但在这种结构不利于增强型GaN基功率晶体管器件的实现。常用的实现增强型GaN基功率晶体管器件的方法是采用栅槽刻蚀技术，将薄势垒层厚度(20nm左右)减小到5nm以下，使栅极以下区域中二维电子气耗尽，从而实现增强型功率晶体管器件。但栅槽刻蚀技术重复性较差，且刻蚀深度难以精确控制。在实现本专利技术的过程中，专利技术人发现现有技术中至少存在如下技术问题：由于GaN基功率晶体管器件的薄势垒层较厚，借助于槽栅刻蚀技术减小薄势垒层厚度时，工艺重复性差，且难以精确控制对薄势垒层的刻蚀深度。
技术实现思路
本专利技术提供的增强型GaN基功率晶体管器件及其制作方法，采用外延技术形成了5nm以下的Al(In，Ga)N薄势垒异质结构，避免了采用槽栅刻蚀技术来减小势垒层厚度的问题，且在薄势垒层表面淀积钝化层，有效提高了薄势垒Al(In，Ga)N/GaN异质结构势垒栅极区域以外的二维电子气密度。第一方面，本专利技术提供一种增强型GaN基功率晶体管器件的制作方法，包括：在重掺杂N型GaN衬底上方生长第一轻掺杂N型GaN外延层；在所述第一轻掺杂N型GaN外延层上方生长P型GaN外延层；对所述P型GaN外延层和所述第一轻掺杂...
【技术保护点】
一种增强型GaN基功率晶体管器件的制作方法，其特征在于，包括：在重掺杂N型GaN衬底上方生长第一轻掺杂N型GaN外延层；在所述第一轻掺杂N型GaN外延层上方生长P型GaN外延层；对所述P型GaN外延层和所述第一轻掺杂N型GaN外延层进行刻蚀，以形成贯穿于所述P型GaN外延层或贯穿于所述P型GaN外延层并伸入所述第一轻掺杂N型GaN外延层的刻蚀图形；在含有所述刻蚀图形的P型GaN外延层上方生长第二轻掺杂N型GaN外延层；在所述第二轻掺杂N型GaN外延层上方生长Al(In，Ga)N薄势垒层，所述Al(In，Ga)N薄势垒层同所述第二轻掺杂N型GaN外延层形成了薄势垒Al(In，Ga)N/GaN异质结构；在所述薄势垒Al(In，Ga)N/GaN异质结构上方生长钝化层；制作栅极、源极和漏极，以形成所述增强型GaN基功率晶体管器件。
【技术特征摘要】
1.一种增强型GaN基功率晶体管器件的制作方法，其特征在于，包括：在重掺杂N型GaN衬底上方生长第一轻掺杂N型GaN外延层；在所述第一轻掺杂N型GaN外延层上方生长P型GaN外延层；对所述P型GaN外延层和所述第一轻掺杂N型GaN外延层进行刻蚀，以形成贯穿于所述P型GaN外延层或贯穿于所述P型GaN外延层并伸入所述第一轻掺杂N型GaN外延层的刻蚀图形；在含有所述刻蚀图形的P型GaN外延层上方生长第二轻掺杂N型GaN外延层；在所述第二轻掺杂N型GaN外延层上方生长Al(In，Ga)N薄势垒层，所述Al(In，Ga)N薄势垒层同所述第二轻掺杂N型GaN外延层形成了薄势垒Al(In，Ga)N/GaN异质结构；在所述薄势垒Al(In，Ga)N/GaN异质结构上方生长钝化层；制作栅极、源极和漏极，以形成所述增强型GaN基功率晶体管器件。2.根据权利要求1所述的方法，其特征在于，在所述第二轻掺杂N型GaN外延层上方生长Al(In，Ga)N薄势垒层包括：利用金属有机化合物化学气相沉积法、分子束外延法或者氢化物气相外延法在所述第二轻掺杂N型GaN外延层上方生长Al(In，Ga)N薄势垒层；其中所述Al(In，Ga)N薄势垒层为AlGaN、AlInN或者InGaN三元合金层，或者AlInGaN四元合金层，所述Al(In，Ga)N薄势垒层的厚度为0.5nm至5nm。3.根据权利要求1所述的方法，其特征在于，所述在第一轻掺杂N型GaN外延层上方生长P型GaN外延层包括：利用金属有机化合物化学气相沉积法、分子束外延法或者氢化物气相外延法在所述第一轻掺杂N型GaN外延层上方生长所述P型GaN外延层。4.根据权利要求1所述的方法，其特征在于，所述在含有所述刻蚀图形的P型GaN外延层上方生长第二轻掺杂N型GaN外延层包括：利用金属有机化合物化学气相沉积法、分子束外延法或者氢化物气相外延法在含有所述刻蚀图形的P型GaN外延层上方生长第二轻掺杂N型GaN外延层。5.根据权利要求1所述的方法，其特征在于，所述在所述薄势垒Al(In，Ga)N/GaN异质结构上方生长钝化层包括：利用金属有机化合物化学气相沉积法、低压力化学气相沉积法、等离子体增强化学气相沉积法或原子层沉积法在所述薄势垒Al(In，Ga)N/GaN异质结构上方生长钝化层；其中，所述钝化层为氮化硅、二氧化硅、氮化铝或GaN。6.根据权利要求1所述的方法，其特征在于，所述制作栅极、源极和漏极包括：对所述钝化层的中间位置进行刻蚀以形成贯穿于所述钝化层的栅极区域，在所述栅极区域的表面覆盖栅极绝缘层，并在所述栅极绝缘层上方沉积接触金属作为所述增强型GaN基功率晶体管器件的栅极；对所述钝化层、所述薄势垒Al(In，Ga)N/GaN异质结构和所述第二轻掺杂N型GaN外延层的两端位置进行刻蚀以形成贯穿于所述钝化层和所述Al(In，Ga)N薄势垒层并伸入所述第二轻掺杂N型GaN外延层中的源极区域或者贯穿于所述钝化层和所述薄势垒Al(In，Ga)N/GaN异质...
【专利技术属性】
技术研发人员：黄森，刘新宇，康玄武，王鑫华，魏珂，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：北京,11
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。