半导体元件及其制作方法技术

本发明专利技术公开一种半导体元件及其制作方法。其中，该半导体元件包含多个鳍状结构，一沟槽，一侧壁层以及一虚置栅极结构。该些鳍状结构是设置于一基底上。该沟槽是设置于该些鳍状结构之间。该侧壁层，设置在该沟槽的侧壁上，其中，该侧壁层具有一顶面，该顶面低于该鳍状结构的一顶表面。该虚置栅极结构是设置在该鳍状结构上且横跨该沟槽。

Semiconductor element and manufacturing method thereof

The invention discloses a semiconductor component and a manufacturing method thereof. Among them, the semiconductor device includes a plurality of fin structure, a trench wall layer side and a dummy gate structure. The fin structure is arranged on a substrate. The groove is arranged between the fin structure. The side wall layer, set in the groove on the side wall, the side wall layer having a top surface, the top surface below the top surface of the fin structure. The dummy gate structure is arranged on the fin structure and across the trench.

【技术实现步骤摘要】
半导体元件及其制作方法
本专利技术涉及一种半导体元件及其形成方法，尤其是涉及一种包含虚置栅极结构的半导体元件及其形成方法。
技术介绍
近年来，随着场效晶体管(fieldeffecttransistors,FETs)元件尺寸持续地缩小，现有平面式(planar)场效晶体管元件的发展已面临制作工艺上的极限。为了克服制作工艺限制，以非平面(non-planar)的场效晶体管元件，例如鳍状场效晶体管(finfieldeffecttransistor,FinFET)元件来取代平面晶体管元件已成为目前的主流发展趋势。由于鳍状场效晶体管元件的立体结构可增加栅极与鳍状结构的接触面积，因此，可进一步增加栅极对于载流子通道区域的控制，从而降低小尺寸元件面临的漏极引发能带降低(draininducedbarrierlowering,DIBL)效应，并可以抑制短通道效应(shortchanneleffect,SCE)。再者，由于鳍状场效晶体管元件在同样的栅极长度下会具有更宽的通道宽度，因而可获得加倍的漏极驱动电流。然而，在现行的鳍状场效晶体管元件制作工艺中，鳍状结构的设计仍存在许多瓶颈，进而影响整个元件的漏电流及整体电性表现。因此如何改良现有鳍状场效晶体管制作工艺即为现今一重要课题。
技术实现思路
本专利技术的一目的在于提供一种半导体元件及其形成方法，其具有覆盖在鳍状结构边缘的虚置栅极结构，有利于形成具有更佳可靠度的半导体元件。为达上述目的，本专利技术的一实施例提供一种半导体元件，其包含多个鳍状结构，一沟槽，一侧壁层以及一虚置栅极结构。该些鳍状结构是设置于一基底上。该沟槽是设置于该些鳍状结构之间。该侧壁层，设置在该沟槽的侧壁上，其中，该侧壁层具有一顶面，该顶面低于该鳍状结构的一顶表面。该虚置栅极结构是设置在该鳍状结构上且横跨该沟槽。为达上述目的，本专利技术的一实施例提供一种形成半导体元件的方法，其包含以下步骤。首先，在一基底上提供多个轴心体。接着，移除该些轴心体的一部分以及该基底的一部分，以形成穿越该些轴心体的一沟槽。然后，在该些轴心体以及该沟槽的侧壁分别形成多个间隙壁。并且，利用该些间隙壁为掩模，以在基底上形成多个鳍状结构以及多个环绕该些鳍状结构的浅沟槽。最后，移除该间隙壁的一部分，以在该沟槽的侧壁上形成一侧壁层，其中，该侧壁层具有一顶面，该顶面低于该鳍状结构的一顶表面。本专利技术的半导体元件及其形成方法，主要是先形成贯穿轴心体且深入基底的沟槽，再进行间隙壁的制作工艺，使得一部分的间隙壁可覆盖在该沟槽的侧壁上，避免该沟槽的开口在后续形成浅沟隔离或介质层的制作工艺，例如是流动式化学气相沉积制作工艺或热氧化制作工艺，与制作工艺中提供的氧过度反应而发生该沟槽的开口扩增的情况。据此，可使单一个虚置栅极结构横跨该沟槽并同时覆盖在该沟槽两侧的鳍状结构上，而提高元件集成度。附图说明图1至图9为本专利技术第一实施例中形成半导体元件的方法的步骤剖面示意图；图10至图13为本专利技术第二实施例中形成半导体元件的方法的步骤剖面示意图。主要元件符号说明100基底101鳍状结构102顶表面103、107衬垫层103a、107a肩部110掩模层111氧化硅层112氮化硅层113氧化硅层150、170绝缘层200、210沟槽201、211侧壁202、212底面300轴心体310、311、312间隙壁313、314、315、316侧壁层313a、314a顶面317、318侧壁层317a、318a顶面330、350虚置栅极结构331、351栅极介电层332、352栅极333、353间隙壁370栅极结构371栅极介电层372栅极373间隙壁400浅沟槽E1部分基底E2部分基底E3部分基底P间距W宽度d1、d2、d3深度具体实施方式为使熟悉本专利技术所属
的一般技术者能更进一步了解本专利技术，下文特列举本专利技术的数个优选实施例，并配合所附的附图，详细说明本专利技术的构成内容及所欲达成的功效。请参照图1至图9，所绘示者为本专利技术第一实施例中形成半导体元件的方法的步骤示意图，其中，图1、图3及图8为半导体元件形成阶段的上视图；图9则是沿着切线A-A’获得的剖面示意图。首先，如图1所示，提供一基底100。基底100例如是一硅基底、一含硅基底或一硅覆绝缘(silicon-on-insulator,SOI)基底等半导体基底。并且，基底100的一平面上形成有多个图案化的轴心体(mandrel)300。在本实施例中，轴心体300的制作工艺例如可整合一般现有的半导体制作工艺，例如可进行一标准栅极制作工艺，以在基底100上形成多个栅极图案作为该些轴心体300。由此，轴心体300的材质可包含多晶硅(polysilicon)，或是其他与下方基底100或掩模层等具蚀刻选择比的合适材料，如氧化硅、氮化硅等。然而，本领域的通常知识者应了解，轴心体300的材质及其形成方式并不限于前述，也可能包含其他本领域者所熟知的步骤或材质，于此不再赘述。具体来说，各轴心体300之间优选是相互分隔，使任两相邻的轴心体300之间具有至少大于轴心体300宽度W的一间距P，但不以此为限。此外，在一实施例中，在形成轴心体300之前，还可先在基底100上选择性地形成具有单层结构或多层结构的一掩模层110，如图1所示。掩模层110例如是包含一氧化硅(siliconoxide)111层、一氮化硅(siliconnitride)层112及一氧化硅(siliconoxynitride)层113等，但不以此为限。在另一实施例中，也可选择省略该掩模层，使轴心体(未绘示)可直接形成在基底100上。接着，进行一蚀刻制作工艺，移除一部分的轴心体300以及其下方的掩模层110与一部分的基底100，形成穿越轴心体300的一沟槽200，如图2所示。在一实施例中，沟槽200例如是具有1000微米至1500微米的深度d，但不以此为限。然后，分别形成环绕各轴心体300的一间隙壁310，如图3及图4所示。具体来说，间隙壁310的形成方式例如是先全面性地在基底100上形成一侧壁材料层(未绘示)，覆盖轴心体300，并且进行一回蚀刻制作工艺，完全移除位于掩模层110以及轴心体300顶表面上的该侧壁材料层，以形成紧邻且环绕各轴心体300的间隙壁310，如图3及图4所示。在一实施例中，间隙壁310可具有一单层结构或多层结构，且其优选是包含与轴心体300与掩模层110具蚀刻选择比的材料，例如是氮化硅或氮氧化硅(siliconoxynitride)等，但不以此为限。在其它不具有掩模层110的实施例中，间隙壁310也可选择包含与轴心体300与基底100具蚀刻选择比的材料。值得特别说明的是，当形成该侧壁材料层时，该侧壁材料层也会同时填入沟槽200内，至少覆盖沟槽200的侧壁201及底面202。而后，在进行该回蚀刻制作工艺，位于沟槽200底面202的该侧壁材料层会被部分移除，而仅保留位于沟槽200侧壁201的该侧壁材料层，形成自各轴心体300的侧壁延伸至沟槽200底面202的间隙壁311，以及位于沟槽200侧壁的间隙壁312，如图4所示。也就是说，因本实施例是先形成有沟槽200，再进行间隙壁310的制作工艺，因此，一部分的间隙壁310，即间隙壁311、312，会深入至沟槽200本文档来自技高网...

【技术保护点】
一种半导体元件，其特征在于，包含：多个鳍状结构，该鳍状结构是设置于一基底上；沟槽，是设置于该些鳍状结构之间；侧壁层，是设置在该沟槽的侧壁上，其中，该侧壁层具有一顶面，该顶面低于该鳍状结构的一顶表面；以及虚置栅极结构，设置在该鳍状结构上且横跨该沟槽。

【技术特征摘要】
1.一种半导体元件，其特征在于，包含：多个鳍状结构，该鳍状结构是设置于一基底上；沟槽，是设置于该些鳍状结构之间；侧壁层，是设置在该沟槽的侧壁上，其中，该侧壁层具有一顶面，该顶面低于该鳍状结构的一顶表面；以及虚置栅极结构，设置在该鳍状结构上且横跨该沟槽。2.如权利要求1所述的半导体元件，其特征在于，还包含：绝缘层，该绝缘层是完全填入该沟槽内。3.如权利要求2所述的半导体元件，其特征在于，该侧壁层是设置在该绝缘层及该些鳍状结构之间。4.如权利要求2所述的半导体元件，其特征在于，还包含：衬垫层，设置在该绝缘层与该侧壁层之间。5.如权利要求4所述的半导体元件，其特征在于，还包含：浅沟槽，设置在该基底，该浅沟槽环绕该些鳍状结构，其中，该衬垫层是设置在该浅沟槽的侧壁上。6.如权利要求5所述的半导体元件，其特征在于，该绝缘层是填入该浅沟槽内，且该衬垫层是设置在该鳍状结构及该绝缘层之间。7.如权利要求1所述的半导体元件，其特征在于，该沟槽包含一倾斜侧壁。8.如权利要求7所述的半导体元件，其特征在于，该侧壁层另设置在该沟槽的一底面上。9.如权利要求1所述的半导体元件，其特征在于，该侧壁层仅接触该沟槽的该侧壁。10.如权利要求1所述的半导体元件，其特征在于，还包含：衬垫层，设置在该侧壁层上。11.如权利要求10所述的半导体元件，其特征在于，该衬垫层直接接触该沟槽的该侧壁的一上半部。12.如权利要求10所述的半导体元件，其特征...

【专利技术属性】
技术研发人员：刘恩铨，翁堂钧，陈建豪，
申请(专利权)人：联华电子股份有限公司，
类型：发明
国别省市：中国台湾,71