低ESL表贴式电容器阵列及其制备方法技术

本发明专利技术公开了低ESL表贴式电容器阵列及其制备方法，包括：陶瓷电容器主体、第一内电极、第二内电极、第一外电极和第二外电极；陶瓷电容器主体包括多层陶瓷膜片，上下相邻两层陶瓷膜片上印刷有呈交替排布的第一内电极和第二内电极；第一内电极从陶瓷膜片长度方向的一端延伸至另一端，第二内电极从陶瓷膜片宽度方向的一端延伸至另一端；第一外电极包覆所有第一内电极的引出端，第二外电极包覆所有第二内电极的引出端；其制备方法包括瓷浆分散、流延陶瓷膜片、印刷内电极、交错叠层、匀压、切割、排塑、烧结、倒角、涂端和烧端工序。本发明专利技术有效实现了电子线路的小型化和高密度化、能够有效降低制作成本及抑制产品ESR过低的现象。

Low ESL meter type capacitor array and preparation method thereof

The invention discloses a low ESL surface mount capacitor array and its preparation method, including: ceramic capacitor body, first electrodes and second electrode, a first outer electrode and the second electrode; ceramic capacitor body including multilayer ceramic diaphragm, upper and lower adjacent two layers of ceramic film is printed with alternately arranged first and second inner electrodes; the first electrode in the length direction from one end of the ceramic diaphragm extends to the other end, second inner electrodes from one end of the width direction of the ceramic diaphragm extends to the other end; the first outer electrode coated with all of the first inner electrode lead out ends, ends of the second electrode coated all second electrodes inside the system; the preparation method comprises a porcelain slurry, casting ceramic diaphragm, the printing electrode, staggered lamination, uniform pressure, cutting, molding, sintering, chamfering, row coated end and the burning end process. The invention effectively realizes the miniaturization and high density of the electronic circuit, effectively reduces the production cost and inhibits the phenomenon that the product ESR is too low.

【技术实现步骤摘要】
低ESL表贴式电容器阵列及其制备方法
本专利技术涉及MLCC电容器
，尤其涉及低ESL表贴式电容器阵列及其制备方法。
技术介绍
在搭载有大规模混合集成电路(LSI)的电源电路中，为降低电源线与接地之间的阻抗，减小因阻抗带来的电压波动，需在电源线与接地间并联去耦电容器。进而去除电源线中寄生的噪声，并能在电源电压变动时快速供电，使电路稳定。通常的解决方法：在LSI的附近配置几十甚至百只电容器，这样就提高了元件的数量，增加了安装空间，同时增加了生产成本。在LSI的附近的旁路电容器通常有交指型电容器(IDC)和长宽逆转电容器(LICC)，具有较低的ESL，但其仅为一个单独的电容器，不能降低元器件使用数量。另外随着电容器电极层数的增多，产品ESR进一步降低，在与大规模混合集成电路(LSI)芯片使用时，会存在并联谐振现象，导致谐振点附近阻抗异常增大，影响电路的稳定。随着电子线路的小型化和高密度化，如手机、PAD等移动设备的小型化、高频化需求，采用上述方案已经不能满足需求。
技术实现思路
针对上述问题中存在的不足之处，本专利技术提供低ESL表贴式电容器阵列及其制备方法。为实现上述目的，本专利技术提供一种低ESL表贴式电容器阵列，包括：陶瓷电容器主体、第一内电极、第二内电极、第一外电极和第二外电极；所述陶瓷电容器主体包括多层陶瓷膜片，上下相邻两层陶瓷膜片上印刷有呈交替排布的第一内电极和第二内电极；所述第一内电极从陶瓷膜片长度方向的一端延伸至另一端，所述第二内电极从陶瓷膜片宽度方向的一端延伸至另一端；所述第一外电极包覆所有所述第一内电极的引出端，所述第二外电极包覆所有所述第二内电极的引出端。作为本专利技术的进一步改进，所述第一外电极和第二外电极均由第一导电层、第二导电层和第三导电层构成；所述第一导电层包覆第一内电极或第二内电极的引出端且延伸到陶瓷电容器主体侧面附着于陶瓷电容器主体的端面上；所述第二导电层包覆在所述第一导电层上；所述第三导电层包覆在所述第二导电层上。作为本专利技术的进一步改进，所述第一导电层的厚度为5～50um，所述第一导电层为导电材料制成的层状结构，所述导电材料包括Cu、Ni、Ag、Pd、Ag-Pd合金、Au中的一种或多种，或Cu、Ni、Ag、Pd、Ag-Pd合金、Au中的一种或多种、玻璃及金属氧化物；所述第二导电层、第三导电层的厚度均为3～10um，其中：在低ESL表贴式电容器阵列采用焊锡安装的情况下，所述第二导电层选用电镀Ni层，第三导电层选用电镀Sn或Sn-Pb层结构；在低ESL表贴式电容器阵列采用导电性胶粘剂或引线接合安装的情况下，所述第二导电层选用电镀Ni层，第三导电层选用Ni层上电镀Au层。作为本专利技术的进一步改进，所述第二导电层与第三导电层之间设有用于缓和应力的导电树脂层。作为本专利技术的进一步改进，所述陶瓷电容器主体的拐角及棱边为圆弧状。作为本专利技术的进一步改进，所述陶瓷膜片的厚度为3um～10um，所述陶瓷膜片为主成分和副成分混合制成的层状结构，所述主成分包括BaTiO3、CaTiO3、SrTiO3、CaZrO3中的一种或多种，所述副成分包括Mn化合物、Mg化合物、Si化合物、Co化合物、Ni化合物、稀土类元素化合物中的一种或多种；所述第一内电极、第二内电极的厚度均为0.5～2.0um，所述第一内电极、第二内电极为导电材质制成的层状结构，所述导电材质包括Ni、Cu、Ag、Pd、Ag-Pd合金、Au中的一种或多种。本专利技术还提供一种低ESL表贴式电容器阵列的制备方法，包括：步骤1、瓷浆分散、流延陶瓷膜片；步骤2、在陶瓷膜片上印刷第一内电极或第二内电极，并交替层叠制得生坯；步骤3、将生坯进行匀压、切割、排塑、烧结、倒角制得陶瓷电容器主体；步骤4、对陶瓷电容器主体的第一内电极引出端、第二内电极引出端进行涂端、烧端制得第一外电极和第二外电极；步骤5、完成低ESL表贴式电容器阵列的制备。作为本专利技术的进一步改进，所述步骤2包括：步骤21、在陶瓷膜片上通过丝网印刷方式印刷导电浆料，形成第一内电极或第二内电极；步骤22、将印刷有第一内电极的陶瓷膜片和第二内电极的陶瓷膜片进行交替层叠制得生坯。作为本专利技术的进一步改进，在步骤3中：所述生坯通过等静压的方法进行匀压；所述生坯的烧结温度为900℃～1300℃。作为本专利技术的进一步改进，所述步骤4包括：步骤41、将陶瓷电容器主体的第一内电极引出端与铺有导电浆料的平台相抵接并烧结，制得第一外电极的第一导电层；其中，烧结温度为700～900℃，烧结气氛为大气或N2气氛；步骤42、将陶瓷电容器主体的第二内电极引出端处涂覆导电浆料并烧结，制得第二外电极的第一导电层；其中，烧结温度为700～900℃且高于步骤41的烧结温度，烧结气氛为大气或N2气氛；步骤43、在所有第一导电层上电镀形成第二导电层，在第二导电层上电镀形成第三导电层；其中，在低ESL表贴式电容器阵列采用焊锡安装的情况下，所述第二导电层选用电镀Ni层，第三导电层选用电镀Sn或Sn-Pb层结构；在低ESL表贴式电容器阵列采用导电性胶粘剂或引线接合安装的情况下，所述第二导电层选用电镀Ni层，第三导电层选用Ni层上电镀Au层。与现有技术相比，本专利技术的有益效果为：本专利技术公开的低ESL表贴式电容器阵列及其制备方法，其有效实现了电子线路的小型化和高密度化、能够有效降低制作成本及抑制产品ESR过低的现象。附图说明图1为本专利技术一种实施例公开的低ESL表贴式电容器阵列结构图；图2为图1长度方向的剖视图；图3为图1宽度方向的剖视图；图4为图1的内部分解图。1、陶瓷电容器主体；2、陶瓷膜片；3、第一内电极；4、第二内电极；5、第一外电极；6、第二外电极；7、第一导电层；8、第二导电层；9、第三导电层。具体实施方式为使本专利技术实施例的目的、技术方案和优点更加清楚，下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本专利技术的一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本专利技术保护的范围。下面结合附图对本专利技术做进一步的详细描述：实施例1：如图1-4所示，为了解决现有问题，本专利技术提供一种低ESL表贴式电容器阵列，该低ESL表贴式电容器阵列为6端子电容器，其包括：陶瓷电容器主体1、第一内电极3、第二内电极4、第一外电极5和第二外电极6。如图1所示，本专利技术陶瓷电容器主体1为前后、左右对称的方体结构，陶瓷电容器主体1的拐角及棱边为圆弧状。如图2-3所示，本专利技术的陶瓷电容器主体1由多层陶瓷膜片2、第一内电极3、第二内电极4构成的层叠结构，上下相邻两层陶瓷膜片2上印刷有呈交替排布的第一内电极3和第二内电极4；即：上层陶瓷膜片2上印刷有第一内电极3、下层陶瓷膜片2上印刷有第二内电极4，然后其他印刷有第一内电极3或第二内电极4的陶瓷膜片2以此交替配置。其中，第一内电极3从陶瓷膜片2长度方向的一端延伸至另一端，第二内电极4从陶瓷膜片2宽度方向的一端延伸至另一端。本专利技术中第一内电极3为单片电极，第二内电极4为三片并排电极，如图4所示。本专利技术陶瓷膜片2的厚度优选3um～10um，作为构成陶瓷膜片2的陶瓷材料，能够采用例如以BaTiO3、CaTi本文档来自技高网...

【技术保护点】
一种低ESL表贴式电容器阵列，其特征在于，包括：陶瓷电容器主体(1)、第一内电极(3)、第二内电极(4)、第一外电极(5)和第二外电极(6)；所述陶瓷电容器主体(1)包括多层陶瓷膜片(2)，上下相邻两层陶瓷膜片上印刷有呈交替排布的第一内电极(3)和第二内电极(4)；所述第一内电极(3)从陶瓷膜片(2)长度方向的一端延伸至另一端，所述第二内电极(4)从陶瓷膜片(2)宽度方向的一端延伸至另一端；所述第一外电极(5)包覆所有所述第一内电极(3)的引出端，所述第二外电极(6)包覆所有所述第二内电极(4)的引出端。

【技术特征摘要】
1.一种低ESL表贴式电容器阵列，其特征在于，包括：陶瓷电容器主体(1)、第一内电极(3)、第二内电极(4)、第一外电极(5)和第二外电极(6)；所述陶瓷电容器主体(1)包括多层陶瓷膜片(2)，上下相邻两层陶瓷膜片上印刷有呈交替排布的第一内电极(3)和第二内电极(4)；所述第一内电极(3)从陶瓷膜片(2)长度方向的一端延伸至另一端，所述第二内电极(4)从陶瓷膜片(2)宽度方向的一端延伸至另一端；所述第一外电极(5)包覆所有所述第一内电极(3)的引出端，所述第二外电极(6)包覆所有所述第二内电极(4)的引出端。2.如权利要求1所述的低ESL表贴式电容器阵列，其特征在于，所述第一外电极(5)和第二外电极(6)均由第一导电层(7)、第二导电层(8)和第三导电层(9)构成；所述第一导电层(7)包覆第一内电极(3)或第二内电极(4)的引出端且延伸到陶瓷电容器主体(1)侧面附着于陶瓷电容器主体(1)的端面上；所述第二导电层(8)包覆在所述第一导电层(7)上；所述第三导电层(9)包覆在所述第二导电层(8)上。3.如权利要求2所述的低ESL表贴式电容器阵列，其特征在于，所述第一导电层(7)的厚度为5～50um，所述第一导电层(7)为导电材料制成的层状结构，所述导电材料包括Cu、Ni、Ag、Pd、Ag-Pd合金、Au中的一种或多种，或Cu、Ni、Ag、Pd、Ag-Pd合金、Au中的一种或多种、玻璃及金属氧化物；所述第二导电层(8)、第三导电层(9)的厚度均为3～10um，其中：在低ESL表贴式电容器阵列采用焊锡安装的情况下，所述第二导电层(8)选用电镀Ni层，第三导电层(9)选用电镀Sn或Sn-Pb层结构；在低ESL表贴式电容器阵列采用导电性胶粘剂或引线接合安装的情况下，所述第二导电层(8)选用电镀Ni层，第三导电层(9)选用Ni层上电镀Au层。4.如权利要求2所述的低ESL表贴式电容器阵列，其特征在于，所述第二导电层(8)与第三导电层(9)之间设有用于缓和应力的导电树脂层。5.如权利要求1所述的低ESL表贴式电容器阵列，其特征在于，所述陶瓷电容器主体(1)的拐角及棱边为圆弧状。6.如权利要求1所述的低ESL表贴式电容器阵列，其特征在于，所述陶瓷膜片(2)的厚度为3um～10um，所述陶瓷膜片(2)为主成分和副成分混合制成的层状结构，所述主成分包括...

【专利技术属性】
技术研发人员：吴爱忠，
申请(专利权)人：北京元六鸿远电子科技股份有限公司，
类型：发明
国别省市：北京,11