存储器装置及相应的写入方法制造方法及图纸

本发明专利技术为一种用于实现动态装置修复的存储装置及相应的写入方法，存储装置包括一存储阵列、一冗余阵列(redundancy array)以及一冗余映像存储器(redundancy mapping store)。存储阵列包括多个存储单元，冗余阵列包括多个冗余单元。存储装置亦包括一电路，用以响应分别的命令以执行一写入操作和一读取操作，采用动态冗余修复方法以冗余阵列中的冗余单元取代存储阵列中暂时缺陷单元。

Memory device and corresponding write method

The invention relates to a storage device for realizing dynamic device repair and write the corresponding method of memory device includes a memory array, a redundant array (redundancy array) and a redundant memory map (redundancy mapping store). The memory array includes a plurality of memory cells, and the redundant array includes a plurality of redundant units. The storage device also comprises a circuit, in response to the command respectively to perform a write operation and a read operation, using dynamic redundancy repair method to replace the temporary defect unit in storage array to redundant units in redundant arrays.

【技术实现步骤摘要】
存储器装置及相应的写入方法
本专利技术是有关于具有可取代缺陷非易失性(non-volatile)存储单元的冗余单元(redundancycells)的存储装置，且特别是有关于一种采用动态冗余修复技术的存储器装置及相应的写入方法。
技术介绍
错误更正码(ErrorCorrectionCode，ECC)技术普遍地使用于存储系统的读取操作，以检测数据中的错误以及更正错误。为了达到错误检测及更正，一般的概念是在一信息中增加一些额外的数据，而接收器(receiver)可用以检查送出的数据的一致性，并复原被认为损坏的数据。ECC技术用来增加更正的位至一群数据位以检测和/或更正错误。这些技术需要一额外的状态位(statusbit)(也称作极性位(polaritybit)或翻转位(flipbit))以指示是否该数据是正确。如果这个状态位中发生错误，则对应此状态位的数据位亦会是错误。举例而言，当采用ECC技术消除因相变化存储器的有限写入耐久度性所造成的错误的影响时，这会变得特别关键。因此，相比于发生数据位的错误，发生在状态位的错误是更加严重的，这会使得在状态位的阻值水平漂移时、采用ECC技术从相变化存储器读取数据具有挑战性。因此，如何提供一种在读取操作中可以不需要ECC技术而适于相变化存储器的修复技术，乃目前业界所致力的课题之一。
技术实现思路
本文所揭露的用于实现动态装置修复的存储装置包括一存储阵列、一冗余阵列(redundancyarray)以及一冗余映像存储器(redundancymappingstore)。此存储装置包括一电路，耦接至冗余阵列和存储阵列，此电路响应分别的命令以执行一写入操作和一读取操作。对应此写入操作，此电路是写入一数据值，此数据值在存储阵列中具有一选定地址，且不论冗余映像存储器中对于此选定地址是否具有一有效条目；对存储阵列中具有此选定地址的一存储单元采取一写入/验证周期；以及若选定的存储单元未通过验证，接着此电路写入此数据值至冗余阵列中的一冗余单元，及更新、改变或写入一条目至冗余映像存储器以映像此选定地址至此冗余单元。在读取操作中，此电路从存储阵列读取具有一选定地址的数据值，若冗余映像存储器中对于此选定地址不具有一有效条目。若冗余映像存储器中对于此选定地址具有一有效条目，此电路从冗余阵列读取一数据值。本文所述的技术也包括一种写入和读取一存储装置的动态冗余修复方法，此方法包括：写入一数据值，此数据值在存储阵列中具有一选定地址，且不论冗余映像存储器中对于此选定地址是否具有一有效条目；若选定的存储单元未通过验证，接着写入此数据值至冗余阵列中的一冗余单元，及更新、改变或写入一条目至冗余映像存储器以映像此选定地址至此冗余单元；以及若冗余映像存储器中对于此选定地址不具有一有效条目，读取具有此选定地址的数据值，或若冗余映像存储器中对于此选定地址具有一有效条目，从冗余阵列读取一数据值。为了对本专利技术的上述及其他方面有更好的了解，下文特举优选实施例，并配合所附附图，作详细说明如下：附图说明图1为依据本专利技术的一实施例的存储装置的方块图。图2为依据本专利技术的另一实施例的存储装置的方块图。图3为一相变化存储阵列的多晶排列的设置状态(crystallinesetstate)的阻值和设置速度(setspeed)的Shmoo图(Shmooplot)。图4为一存储器的写入操作的流程图。图5为一存储器的读取操作的流程图。图6为一相变化存储单元的剖面图。图7为另一相变化存储单元的设计的剖面图。图8为另一相变化存储单元的设计的剖面图。图9为一金属氧化物存储单元的剖面图。【符号说明】130：冗余映射存储器140：页缓冲器150：地址译码器151：存储地址译码器152：冗余地址译码器153：第二冗余地址译码器160：阵列161：存储阵列162：冗余阵列163：第二冗余阵列169：控制器174、1010、1020、1030、1040、1050、1110、1120、1130、1140、1150：方块175：存储装置300、370、400、900：存储单元302、372、402、959：存储元件304、382、414：主动区306、374、404：第一电极308、958：介电层310、376、406：第二电极312、384、412：宽度378、380、480：顶表面410：底表面952：衬底层954：底电极956：导电元件960：金属氧化物层962：顶电极964：金属氧化物环1000：写入操作具体实施方式以下参照附图对本专利技术的多个实施例提供详细说明。应了解的是，本专利技术并非被限制于特定的揭露的结构实施例与方法，本专利技术可经由使用其他特征、元件、方法与实施例加以实行。本专利技术虽然通过优选的实施例来说明，但并不会限缩欲保护的范围，本专利技术的保护范围应视权利要求而定。本领域普通技术人员于参考本
技术实现思路
后，应可了解其他可能的等同实施方式。不同实施例中的相似元件通常以相似的元件符号表示。图1为依据一实施例的存储装置175的简化方块图。本实施中，存储装置175包括一阵列160，阵列包括具有多个存储单元的一存储阵列161和具有多个冗余单元的一冗余阵列(RED)162。存储单元和冗余单元可以是非易失性与非门(NAND)快闪存储单元，或非门(NOR)快闪存储单元或基于其他非易失性存储器技术的存储单元。为了修复存储阵列161中的缺陷位置(defectivelocation)并为缺陷位置提供冗余(redundancy)，冗余阵列162用于为存储阵列161中的缺陷位置而存储数据。存储阵列161中的缺陷位置被冗余单元所取代，存储阵列161中的缺陷位置的地址映像至冗余阵列162中的一冗余单元。缺陷位置可以是永久的或暂时的。永久的缺陷存储单元可能起因于结构缺陷，例如是单元、或线之间的不良接触、电极、存储元件、存取装置、和上述的结合的不规则形状，且这些单元可以在存储装置175的工艺中被检查及辨别。暂时的缺陷存储单元可能起因于未完成的设置/重置操作，而这些单元可以在检查时通过验证，因此不会在存储装置175的工艺中被辨别。本文所述的「硬件错误位(hardfailbits)」是指永久的缺陷存储单元，而「软件错误位(softfailbits)」是指暂时的缺陷存储单元。存储阵列161中的硬件错误位和软件错误位可以被冗余阵列162中的冗余单元所取代。地址译码器150耦接至阵列160并包括存储地址译码器(X/YDEC)151及冗余地址译码器(RX/YDEC)152，用以译码送至阵列160中的地址和选定对应单元。地址可以被送至或在存储装置175中产生再送至地址译码器150。地址译码器150亦耦接至冗余映像存储器130，其具有多个条目以映像存储单元(硬件错误位和软件错误位)的地址至冗余单元的地址，并且可以执行地址查阅功能(addresslookupfunction)。冗余映射存储器130采用致能-失能逻辑而从存储阵列161读取数据，当冗余映像存储器130中不具有有效条目时，致能地址存储译码器151并失能冗余地址译码器152。不具有有效条目表示没有条目或标记一条目为无效。另一方面，当冗余映射存储器130中具有一有效条目，则经由失能地址存储译码器151并致能冗余地址译码器15本文档来自技高网...

【技术保护点】
一种存储装置，其特征在于，包括：一存储阵列，具有多个存储单元；一冗余阵列(redundancy array)，具有多个冗余单元(redundancy cell)；一冗余映射存储器(redundancy mapping store)，具有多个条目，以映像该存储阵列中的该些存储单元的地址至该些冗余单元的地址；以及一电路，耦接至该冗余阵列和该存储阵列，该电路响应一写入命令以执行一写入操作，该写入操作是写入一数据值，该数据值在该存储阵列中具有一选定地址，且不论该冗余映像存储器中对于该选定地址是否具有一有效条目；对该存储阵列中具有该选定地址的一存储单元采取一写入/验证周期；以及若选定的该存储单元未通过验证，接着写入该数据值至该冗余阵列中的一冗余单元，及改变或写入一条目至该冗余映像存储器以映像该选定地址至该冗余单元。

【技术特征摘要】
2015.11.17 US 14/943,3661.一种存储装置，其特征在于，包括：一存储阵列，具有多个存储单元；一冗余阵列(redundancyarray)，具有多个冗余单元(redundancycell)；一冗余映射存储器(redundancymappingstore)，具有多个条目，以映像该存储阵列中的该些存储单元的地址至该些冗余单元的地址；以及一电路，耦接至该冗余阵列和该存储阵列，该电路响应一写入命令以执行一写入操作，该写入操作是写入一数据值，该数据值在该存储阵列中具有一选定地址，且不论该冗余映像存储器中对于该选定地址是否具有一有效条目；对该存储阵列中具有该选定地址的一存储单元采取一写入/验证周期；以及若选定的该存储单元未通过验证，接着写入该数据值至该冗余阵列中的一冗余单元，及改变或写入一条目至该冗余映像存储器以映像该选定地址至该冗余单元。2.根据权利要求1所述的存储装置，其中在该写入操作中，若选定的该存储单元通过验证，接着对于该选定地址移除该冗余映像存储器中的一条目或标记该冗余映像存储器中的一条目为无效。3.根据权利要求1所述的存储装置，其中在对该存储阵列中的该选定地址的一后续写入操作中，对该存储阵列中具有该选定地址的一存储单元采取一写入/验证周期，以及若选定的该存储单元通过验证，接着对于该选定地址移除该冗余映像存储器中的一条目或标记该冗余映像存储器中的一条目为无效。4.根据权利要求2所述的存储装置，其中映像至该选定地址的该冗余单元可用于对于一不同地址存储另一数据值。5.根据权利要求1所述的存储装置，其特征在于，还包括：一存储地址译码器和一冗余地址译码器，分别耦接至该存储阵列和该冗余阵列。6.根据权利要求1所述的存储装置，其中该冗余映像存储器耦接至该存储地址译码器和该冗余地址译码器。7.根据权利要求1所述的存储装置，其中一第二写入操作包括写入一第二数据值，该第二数据值在该存储阵列中具有该选定地址，且不论该冗余映像存储器中对于该选定地址是否具有一有效条目；对该存储阵列中具有该选定地址的该存储单元采取一写入/验证周期；以及若选定的该存储单元未通过验证，接着写入该第二数据值至一冗余单元，该冗余单元为相同或不同于存储该数据值的该冗余单元。8.根据权利要求1所述的存储装置，其特征在于，还包括一第二映射存储器，具有多个条目以映像该存储阵列中的多个硬件错误位(hardfailbits)的地址至一第二冗余阵列中的多个冗余单元的地址。9.根据权利要求8所述的存储装置，其中该冗余阵列中的该些冗余单元可用来取代该存储阵列中的多个软件错误位(...

【专利技术属性】
技术研发人员：龙翔澜，
申请(专利权)人：旺宏电子股份有限公司，
类型：发明
国别省市：中国台湾,71