避免硬件事件预定序列触发的计算机处理器中的处理缺陷制造技术

一种用于避免硬件事件的预定序列触发的计算机处理器中的处理缺陷的系统、方法和计算机程序产品。该系统可以包括检测单元和上电复位单元。检测单元检测硬件事件的预定序列将在计算机处理器处出现。上电复位单元响应于检测到硬件事件的序列而将计算机处理器初始化为在计算机存储器中存储的状态。

Processing defects in a computer processor that avoids a predetermined sequence of hardware events

A system, method, and computer program product for processing a defect in a computer processor for triggering a predetermined sequence of hardware events. The system may include a detection unit and a power on reset unit. The detection unit detects a predetermined sequence of hardware events that will appear at the computer processor. The power on reset unit initializes the computer processor into a state stored in the computer memory in response to a sequence of detected hardware events.

【技术实现步骤摘要】
避免硬件事件预定序列触发的计算机处理器中的处理缺陷
本专利技术涉及计算机处理器性能，并且更具体地涉及一种用于在计算机处理器中的避免处理缺陷的系统和方法。
技术介绍
现代微处理器的功能性增加已经引起更复杂的处理器设计和架构特征。增加的复杂性可能使微处理器更易受设计缺陷影响。出于经济和制造原因，这样的设计缺陷不能都通过硬件来修复，因此希望构建可以通过内置功能避免缺陷的微处理器。现有技术解决方案已经无法完全解决如下问题，即，避免在处理器上引起处理缺陷的情况。
技术实现思路
因而，本专利技术的一个示例方面是一种避免在由硬件事件的预定序列触发的计算机处理器中的处理缺陷的方法。该方法包括检测步骤，用于检测硬件事件的预定序列将在计算机处理器处出现。执行步骤由计算机处理器执行第一上电复位过程。计算机处理器响应于检测到硬件事件序列来初始化为在计算机存储器中存储的第一状态。本专利技术的另一示例是一种用于避免在由硬件事件的预定序列触发的计算机处理器中的处理缺陷的系统。该系统包括检测单元和上电复位单元。检测单元确定硬件事件的预定序列将在计算机处理器处出现。上电复位单元在计算机处理器维持功率之时响应于检测到硬件事件序列而将计算机处理器初始化为在计算机存储器中存储的第一状态。本专利技术的又一示例是一种用于避免在由硬件事件的预定序列触发的计算机处理器中的处理缺陷的计算机程序产品。该计算机程序产品包括：计算机可读程序代码，被配置用于检测硬件事件的预定序列将在计算机处理器处出现；并且计算机处理器执行第一上电复位过程，使得计算机处理器响应于检测到硬件事件的序列来初始化为在计算机存储器中存储的第一状态。附图说明在说明书末尾处的权利要求中具体指出地并且清楚地要求保护被视为本专利技术的主题内容。本专利技术的前述和其它目的、特征以及优点从结合附图进行的以下具体描述中变得清楚，在附图中：图1示出根据本专利技术的一个实施例的用于避免在硬件事件的预定序列触发的计算机处理器中的处理缺陷的系统。图2示出根据本专利技术的一个实施例的避免在硬件事件的预定序列触发的计算机处理器中的处理缺陷的方法。图3示出本专利技术设想的用于避免计算机处理器中的处理缺陷的系统的另一实施例。具体实施方式参照本专利技术的实施例描述本专利技术。贯穿本专利技术的描述，参照图1-图3。在参照附图时，用相似标号指示贯穿示出的相似结构和单元。图1是根据本专利技术的一个实施例的用于避免在由硬件事件的预定序列112触发的计算机处理器104中的处理缺陷的系统102。系统102包括检测单元110和上电复位单元108。检测单元110确定硬件事件的预定序列112将在计算机处理器104处出现。上电复位单元108将计算机处理器104初始化为在计算机存储器106中存储的第一状态118。上电复位单元108响应于检测到硬件事件序列112来初始化，同时在计算机处理器104处维持功率。上电复位单元108允许计算机处理器104在从低功率模式脱离时对自身进行初始化。上电复位单元108也可以用来利用新设置来重新初始化芯片。系统102可以包括指令高速缓存114，该指令高速缓存包含将由计算机处理器104执行的计算机指令116。另外，确定硬件事件的预定序列112将在计算机处理器104处出现包括：检测特定计算机指令序列116在指令高速缓存114处被加载。在一个实施例中，计算机处理器104通过清除计算机处理器104的指令高速缓存114来初始化为第一状态118。在另一实施例中，计算机处理器104通过改变计算机处理器104的操作频率来初始化为第一状态118。在又一实施例中，计算机处理器104通过改变计算机处理器104的指令高速缓存114的深度来初始化为第一状态118。系统102可以包括检测单元110，其被进一步被配置用于在将计算机处理器104初始化为第一状态118之后，确定硬件事件的预定序列112是否将出现在计算机处理器104处。另外，上电复位单元108可以被配置用于将计算机处理器104初始化为在计算机存储器106中存储的第二状态120。如果在将计算机处理器104初始化为第一状态118之后硬件事件的预定序列112不再在计算机处理器104处出现，则计算机处理器104可以初始化为第二状态120。第二状态120是在将计算机处理器104初始化为第一状态118之前的计算机处理器104的状态。在一个实施例中，将计算机处理器104初始化为第二状态120包括从计算机存储器106加载第二状态120。在一个实施例中，可能不希望始终在第二状态120中运行系统102，并且可以在序列完成之后再次利用原始设置来初始化计算机处理器104。在一个实施例中，检测单元110利用处理器104中的暂时解决方案（workaround）触发器（WAT）来检测将暴露逻辑错误（bug）或者挂起条件的条件将何时出现。作为仅刷新指令并且重试的替代，系统在一个配置中重新初始化处理器104并且加载新寄存器设置，以便对逻辑错误暂时解决。可能不希望始终具有这些设置，因此系统可以如所需的那样应用和去除暂时解决方案设置。这可以在没有重新引导系统104并且仅有少量性能惩罚的情况下完成。上电复位单元108允许芯片在从低功率模式脱离时初始化本身。这通常用于系统上的功率节省。它也可以用来用新设置重新初始化芯片。系统102向L2高速缓存中加载新设置，然后使芯片经过上电复位（power-on-reset）过程，在该过程中，它从L2高速缓存加载设置并且启动指令。如果WAT机制检测到将由于已知逻辑错误而引起问题的数据或者指令序列，则系统可以使用上电复位单元108以加载新芯片设置来对问题暂时解决。如果不希望继续利用暂时解决方案来执行指令，则可以在序列完成之后再次利用原始设置初始化芯片。本专利技术的实施例可以纠正处理器逻辑错误以及错误在集中式控制逻辑中的情况，针对该处理器逻辑错误可能不存在集中式控制暂时解决方案。本专利技术的实施例也可以解决无软件暂时解决方案可用或者当不可能使用检查点和恢复时的情形。例如在IBMPOWER4处理器上，暂时解决方案可能需要将高速缓存深度设置成4而不是32。出于性能原因，这可能不是希望的设置。一旦要求暂时解决方案的情形停止存在，上电复位单元108可以加载原始设置并且用优选设置继续。另外，暂时解决方案在运行时间期间被执行，而无需重新引导操作系统或者系统。其它实施例可以使用暂时解决方案以调整能量比例模式、速度设置、处理器频率、存储器控制器和针对处理器可以处于的每个模式的其它初始化设置。实施例将根据生成的逻辑错误调整检测并且可以防止停止检查核或者系统。尽管暂时解决方案调整检测到错误的处理器，但是其它处理器将继续执行无害指令，以保证不同指令序列将执行并且系统将无需重启和尝试再次遇到逻辑错误。因此，系统可以工作在单个和多核处理器上，并且可以不停机改变初始值。图2示出根据本专利技术的一个实施例的避免在硬件事件的预定序列触发的计算机处理器中的处理缺陷的方法。该方法包括检查步骤202。在检查步骤202期间，检查特定计算机指令序列是否在计算机处理器的指令高速缓存处被加载。在检查步骤202之后，该方法继续检测步骤204。在检测步骤204检测硬件事件的预定序列在计算机处理器出现。检测步骤204可以包括如下硬件事件的预定序列，该硬件事件的预定序列是已知对计算处理器的效本文档来自技高网...

【技术保护点】
一种避免在由硬件事件的预定序列触发的计算机处理器中的处理缺陷的方法，所述方法包括：检测硬件事件的所述预定序列将在所述计算机处理器处出现；以及由所述计算机处理器执行第一上电复位过程，使得所述计算机处理器响应于检测到硬件事件的序列来初始化为在计算机存储器中存储的第一状态，还包括：检测计算机指令的特定序列是否在所述计算机处理器的指令高速缓存处被加载；以及其中检测硬件事件的所述预定序列将在所述计算机处理器处出现包括：检测计算机指令的所述特定序列将由所述计算机处理器执行。

【技术特征摘要】
2012.12.07 US 13/708,8811.一种避免在由硬件事件的预定序列触发的计算机处理器中的处理缺陷的方法，所述方法包括：检测硬件事件的所述预定序列将在所述计算机处理器处出现；以及由所述计算机处理器执行第一上电复位过程，使得所述计算机处理器响应于检测到硬件事件的序列来初始化为在计算机存储器中存储的第一状态，还包括：检测计算机指令的特定序列是否在所述计算机处理器的指令高速缓存处被加载；以及其中检测硬件事件的所述预定序列将在所述计算机处理器处出现包括：检测计算机指令的所述特定序列将由所述计算机处理器执行。2.根据权利要求1所述的方法，还包括：在执行所述第一上电复位过程之后确定硬件事件的所述预定序列是否将在所述计算机处理器处出现；以及如果在执行所述第一上电复位过程之后硬件事件的所述预定序列不再在所述计算机处理器处出现，则执行第二上电复位过程，使得所述计算机处理器初始化为第二状态，所述第二状态是所述计算机处理器在执行所述第一上电复位过程之前的状态。3.根据权利要求2所述的方法，其中执行所述第二上电复位过程包括：加载来自所述计算机存储器的所述第二状态；以及向上电复位单元发送上电复位命令。4.根据权利要求1所述的方法，其中所述第一上电复位过程清除所述计算机处理器的指令高速缓存。5.根据权利要求1所述的方法，其中所述第一上电复位过程改变所述计算机处理器的操作频率。6.根据权利要求1所述的方法，其中所述第一上电复位过程改变所述计算机处理器的指令高速缓存的深度。7.根据权利要求1所述的方法，其中硬件事件的所述预定序列是已知为对所述计算机处理器的效率或者速度有害的硬件事件的顺序。8.根据权利要求1所...

【专利技术属性】
技术研发人员：M·C·杜龙，M·D·麦克劳克林，
申请(专利权)人：国际商业机器公司，
类型：发明
国别省市：美国,US