泵电容复用电路、电荷泵、闪速存储器和泵电容复用方法技术

本发明专利技术实施例公开了一种泵电容复用电路，应用于闪速存储器，该电路包括：第一受控开关组、第二受控开关组以及控制电路；其中，每个第一受控开关位于一个第一泵电容与敏感电压源的连接点上；每个第二受控开关位于一个第二泵电容与所述敏感电压源的连接点上；所述控制电路用于当所述闪速存储器工作于读取模式时，若第一时钟驱动电路输出低电平的时钟信号则控制所述第一受控开关组闭合，若第二时钟驱动电路输出低电平的时钟信号则控制所述第二受控开关组闭合；反之则控制所述第一受控开关组和所述第二受控开关组全部断开，以实现所述闪速存储器版图面积的设计优化。此外，本发明专利技术实施例还公开了一种泵电容复用方法、一种电荷泵以及一种闪速存储器。

Pump capacitor multiplexing circuit, charge pump, flash memory and pump capacitor multiplexing method

The embodiment of the invention discloses a pump capacitor multiplexing circuit, used in flash memory, the circuit includes a first controlled switch group and the second group controlled switch and a control circuit; wherein, the connection point of each of the first controlled switch is positioned in a first pump capacitor and sensitive voltage source; each connection point second is located in a controlled switch a second pump capacitor and the sensitive voltage source; the control circuit is used when the flash memory in read mode, if the clock signal of the first clock driving circuit output low level control is the first controlled switch group is closed, if the clock signal second clock driver circuit output low level of control the second group controlled switch is closed; otherwise, control the first controlled switch group and the second group were all controlled switch off, in order to achieve the flash. Design optimization of storage area. In addition, the embodiment of the invention also discloses a pump capacitance multiplexing method, a charge pump and a flash memory.

【技术实现步骤摘要】
泵电容复用电路、电荷泵、闪速存储器和泵电容复用方法
本专利技术涉及闪速存储器开发
，更具体地说，涉及一种泵电容复用电路、一种电荷泵、一种闪速存储器以及一种泵电容复用方法。
技术介绍
闪速存储器的基本组成电路包括：电荷泵、电源敏感电路(如灵敏放大器)、敏感电压源以及与所述敏感电压源的输出端相连接的滤波电容等；其中所述电荷泵包括若干个电荷泵组成模块。具体的，参见图1a-1b，所述任一电荷泵组成模块包括第一时钟驱动电路101、第二时钟驱动电路201、第一泵电容组102和第二泵电容组202；其中，第一时钟驱动电路101与第二时钟驱动电路201输出的时钟信号反相，第一泵电容组102中包含若干个分别与第一时钟驱动电路101相连接的第一泵电容，第二泵电容组202中包含若干个分别与第二时钟驱动电路201相连接的第二泵电容。但是，由于泵电容(包括第一泵电容组102和第二泵电容组202)和所述滤波电容在所述闪速存储器中占据较大空间，因此不利于所述闪速存储器版图面积的设计优化。
技术实现思路
有鉴于此，本专利技术提供一种泵电容复用电路、一种电荷泵、一种闪速存储器以及一种泵电容复用方法，以实现所述闪速存储器版图面积的设计优化。一种泵电容复用电路，应用于闪速存储器，所述泵电容复用电路包括：第一受控开关组、第二受控开关组以及控制电路；其中，所述第一受控开关组包括数量与第一泵电容组中的第一泵电容的数量相等同的第一受控开关；每个所述第一受控开关位于一个所述第一泵电容与敏感电压源的连接点上；所述第二受控开关组包括数量与第二泵电容组中的第二泵电容的数量相等同的第二受控开关；每个所述第二受控开关位于一个所述第二泵电容与所述敏感电压源的连接点上；所述控制电路，用于获取所述闪速存储器的工作模式信息、第一时钟驱动电路输出的第一时钟信号以及第二时钟驱动电路输出的第二时钟信号；当所述闪速存储器工作于读取模式时，若检测到所述第一时钟信号为低电平则生成并发出第一控制信号，若检测到所述第二时钟信号为低电平则生成并发出第二控制信号；当所述闪速存储器未工作于所述读取模式时，生成并发出第三控制信号；其中，所述第一控制信号用于控制所述第一受控开关组闭合，所述第二控制信号用于控制所述第二受控开关组闭合，所述第三控制信号用于控制所述第一受控开关组和所述第二受控开关组全部断开。可选地，所述控制电路还用于：当所述闪速存储器工作于读取模式时，若检测到所述第一时钟信号为高电平则生成并发出第四控制信号；其中所述第四控制信号用于控制所述第一受控开关组断开。可选地，所述控制电路还用于：当所述闪速存储器工作于读取模式时，若检测到所述第二时钟信号为高电平则生成并发出第五控制信号；其中所述第五控制信号用于控制所述第二受控开关组断开。其中，所述第一受控开关组中的所述第一受控开关和所述第二受控开关组中的所述第二受控开关均为MOS管。其中，所述MOS管为NMOS管。其中，所述控制电路包括：输入端与所述第一时钟驱动电路相连的第一非门电路；输入端与所述第二时钟驱动电路相连的第二非门电路；输入端分别与所述第一非门电路和读取模式控制端相连接的第一与门电路；其中，当所述闪速存储器工作于读取模式时，所述读取模式控制端输出高电平信号，反之则输出低电平信号；输入端分别与所述第二非门电路和所述读取模式控制端相连接的第二与门电路；所述第一与门电路的输出端与所述第一受控开关组相连接；所述第二与门电路的输出端与所述第二受控开关组相连接。一种电荷泵，应用于闪速存储器，所述电荷泵包括：若干个电荷泵组成模块；其中，所述任一电荷泵组成模块包括：所述第一时钟驱动电路、所述第二时钟驱动电路、所述第一泵电容组、所述第二泵电容组以及权利要求1-6中任一项所述的电荷泵复用电路。一种闪速存储器，包括：电源敏感电路、敏感电压源、电荷泵以及权利要求7所述的电荷泵。一种泵电容复用方法，应用于上述任一种泵电容复用电路，所述泵电容复用电路包括：第一受控开关组、第二受控开关组和控制电路，所述泵电容复用方法包括：所述控制电路获取闪速存储器的工作模式信息；所述控制电路获取第一时钟驱动电路输出的第一时钟信号和第二时钟驱动电路输出的第二时钟信号；所述控制电路在判断得到所述闪速存储器工作于读取模式时，若检测到所述第一时钟信号为低电平则控制所述第一受控开关组闭合，若检测到所述第二时钟信号为低电平则控制所述第二受控开关组闭合；所述控制电路在判断得到所述闪速存储器未工作于所述读取模式时，控制所述第一受控开关组和所述第二受控开关组全部断开。可选地，在所述控制电路在判断得到所述闪速存储器工作于读取模式之后，所述泵电容复用方法还包括：若所述控制电路检测到所述第一时钟信号为高电平则控制所述第一受控开关组断开；若所述控制电路检测到所述第二时钟信号为高电平则控制所述第二受控开关组断开。从上述的技术方案可以看出，本专利技术通过在闪速存储器的敏感电压源与各个泵电容之间分别装设一个受控开关，建立得到了由所述敏感电压源、第一受控开关组、第一泵电容组与第一时钟驱动电路顺次相连形成的第一可控线路组，以及由所述敏感电压源、第二受控开关组、第二泵电容组与第二时钟驱动电路顺次相连形成的第二可控线路组；其中任一受控开关组可复用为滤波电容的前提条件为该受控开关组与所述敏感电压源相连通、且该受控开关组两端存在电势差；因此本专利技术在电荷泵不工作(此时电源敏感电路处于工作状态)时，一旦检测到其中一路可控线路组上装设的时钟驱动电路输出低电平信号，则控制该可控线路组上装设的受控开关组闭合，实现泵电容复用功能；此外，在所述电荷泵需要工作(此时所述电源敏感电路不工作)时，则控制上述两路可控线路组上装设的受控开关组全部断开，解除泵电容复用功能；由此，本专利技术通过在不影响所述闪速存储器正常工作的前提下，复用所述电荷泵中的泵电容作为所述滤波电容，从而实现了所述闪速存储器版图面积的设计优化；此外，本专利技术实施例电路结构简单、便于推广应用。附图说明为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1a-1b为现有技术公开的一种电荷泵组成模块结构示意图；图2为本专利技术实施例一公开的一种泵电容复用电路结构示意图；图3为本专利技术实施例三公开的一种泵电容复用电路结构示意图；图4为现有技术公开的一种二相电荷泵结构示意图；图5为本专利技术实施例四公开的一种二相电荷泵结构示意图；图6为本专利技术实施例五公开的一种泵电容复用方法流程图；图7为本专利技术实施例六公开的一种泵电容复用方法流程图。具体实施方式对于闪速存储器来说，在敏感电压源为灵敏放大器等电源敏感电路供电时，为避免所述敏感电压源中产生的电源噪声窜入所述电源敏感电路而造成干扰，一般需要为该供电过程配置相应的滤波电容以过滤所述电源噪声；其中所述滤波电容与所述敏感电压源相连通、且所述滤波电容两端存在电势差；但是考虑到所述闪速存储器中除装设有所述滤波电容外，还装设有大量其他功用的电容(如电荷泵中装设的泵电容等)，这些电容在所述闪速存储器的版图面积中占据了很大的存储空间，严重制约了所述闪速存储器版图本文档来自技高网...

【技术保护点】
一种泵电容复用电路，其特征在于，应用于闪速存储器，所述泵电容复用电路包括：第一受控开关组、第二受控开关组以及控制电路；其中，所述第一受控开关组包括数量与第一泵电容组中的第一泵电容的数量相等同的第一受控开关；每个所述第一受控开关位于一个所述第一泵电容与敏感电压源的连接点上；所述第二受控开关组包括数量与第二泵电容组中的第二泵电容的数量相等同的第二受控开关；每个所述第二受控开关位于一个所述第二泵电容与所述敏感电压源的连接点上；所述控制电路，用于获取所述闪速存储器的工作模式信息、第一时钟驱动电路输出的第一时钟信号以及第二时钟驱动电路输出的第二时钟信号；当所述闪速存储器工作于读取模式时，若检测到所述第一时钟信号为低电平则生成并发出第一控制信号，若检测到所述第二时钟信号为低电平则生成并发出第二控制信号，若检测到所述第一时钟信号为高电平则生成并发出第四控制信号，若检测到所述第二时钟信号为高电平则生成并发出第五控制信号；当所述闪速存储器未工作于所述读取模式时，生成并发出第三控制信号；其中，所述第一控制信号用于控制所述第一受控开关组闭合，所述第二控制信号用于控制所述第二受控开关组闭合，所述第三控制信号用于控制所述第一受控开关组和所述第二受控开关组全部断开，所述第四控制信号用于控制所述第一受控开关组断开，所述第五控制信号用于控制所述第二受控开关组断开。...

【技术特征摘要】
1.一种泵电容复用电路，其特征在于，应用于闪速存储器，所述泵电容复用电路包括：第一受控开关组、第二受控开关组以及控制电路；其中，所述第一受控开关组包括数量与第一泵电容组中的第一泵电容的数量相等同的第一受控开关；每个所述第一受控开关位于一个所述第一泵电容与敏感电压源的连接点上；所述第二受控开关组包括数量与第二泵电容组中的第二泵电容的数量相等同的第二受控开关；每个所述第二受控开关位于一个所述第二泵电容与所述敏感电压源的连接点上；所述控制电路，用于获取所述闪速存储器的工作模式信息、第一时钟驱动电路输出的第一时钟信号以及第二时钟驱动电路输出的第二时钟信号；当所述闪速存储器工作于读取模式时，若检测到所述第一时钟信号为低电平则生成并发出第一控制信号，若检测到所述第二时钟信号为低电平则生成并发出第二控制信号，若检测到所述第一时钟信号为高电平则生成并发出第四控制信号，若检测到所述第二时钟信号为高电平则生成并发出第五控制信号；当所述闪速存储器未工作于所述读取模式时，生成并发出第三控制信号；其中，所述第一控制信号用于控制所述第一受控开关组闭合，所述第二控制信号用于控制所述第二受控开关组闭合，所述第三控制信号用于控制所述第一受控开关组和所述第二受控开关组全部断开，所述第四控制信号用于控制所述第一受控开关组断开，所述第五控制信号用于控制所述第二受控开关组断开。2.根据权利要求1所述的泵电容复用电路，其特征在于，所述第一受控开关组中的所述第一受控开关和所述第二受控开关组中的所述第二受控开关均为MOS管。3.根据权利要求2所述的泵电容复用电路，其特征在于，所述MOS管为NMOS管。4.根据权利要求1所述的泵电容复用电路，其特征在于，所述控制电路包括：输入端与所述第一时钟...

【专利技术属性】
技术研发人员：龙爽，陈岚，陈巍巍，杨诗洋，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：北京,11