The present invention relates to a measuring value transmission device for serially transmitting data in accordance with a SSI method, i.e., a synchronous serial interface. At least one slave device is provided that provides data bits for measurements detected by at least one of the sensors for serial bit by bit transmission to the dominant device. The dominant device requests a measurement value to the slave device by means of a clock burst with a plurality of clock cycles, matching the number of data cycles to the number of data bits to be transmitted. The first is according to the characteristics of the measurement value of transmission equipment: clock burst clock cycle with a specified duty, the duty ratio of pulse duration ratio and cycle duration corresponding to one clock cycle; and the LED device comprises a comparator. The leading device reads the clock burst output on at least one clock line and checks the duty cycle in the comparator to determine whether the upper limit and / or lower threshold are exceeded. According to the second measuring value of the present invention, a transmission device is characterized in that a corresponding check for duty cycles is performed in a slave device.
【技术实现步骤摘要】
【国外来华专利技术】测量值传输设备
本专利技术涉及用于根据同步串行接口(SynchronousSerialInterface;SSI)方法在从属装置与主导装置之间进行串行数据传输的测量值传输设备,所述设备中,传感器检测到的测量值由与传感器相关联的从属装置调节并转换为串行数据流传输至主导装置,所述主导装置对检测到的测量值进行处理。
技术介绍
此类测量值传输设备描述于公开申请案EP171579A1中,所述测量值传输设备因其操作方法而被称为“同步串行接口(SSI)”。测量值传输设备包含主导装置和至少一个从属装置。从属装置与传感器相关联,其中若干传感器可选择性地与从属装置相关联。传感器所检测到的测量值已由传感器以数字形式提供为数据位。数据位连续地载入从属装置进入并行操作范围内的移位寄存器中。移位寄存器可在并行操作中储存测量值的数据位,并且随后在串行操作中为串行数据传输提供所述数据位。在并行操作期间,大量测量值可根据测量值或数据位的传输速率由传感器保存至移位寄存器中,并且可在测量值未储存并串行传输至主导装置的情况下由更新后的、新检测到的测量值再次替换。主导装置向选定的从属装置请求时钟猝发范围内的测量值的数据位,对代表测量值的数据位的处理和评估在所述主导装置中进行。时钟猝发包含固定数量的时钟周期。时钟周期的数量是从属装置以及主导装置所已知的。从属装置识别的第一预定时钟边缘(例如第一下降时钟边缘)触发单稳态触发器,所述单稳态触发器的输出信号将使移位寄存器从并行操作转换至串行操作。测量值的并行应用的数据位在第一时钟边缘处同时地储存在移位寄存器中并经提供以用于串行数据传输,所述并行应用的数据位 ...
【技术保护点】
一种用于在至少一个数据线路(28)上从至少一个从属装置(SL)到主导装置(MA)的串行数据传输的测量值传输设备,所述至少一个从属装置(SL)提供由至少一个传感器(12)检测到的测量值(14)的数据位(DB)以用于串行逐位传输,其中所述主导装置(MA)借助提供在至少一个时钟线(26、60、62)上并包含若干时钟周期ZCLK、ZCLK+和ZCLK‑的时钟猝发(20、20+、20‑)向所述从属装置(SL)请求测量值(14),所述时钟周期ZCLK、ZCLK+、ZCLK‑的数量(n+1)与待传输的所述数据位(DB)的数量(n)相匹配;所述测量值传输设备的特征在于:所述时钟猝发(20、20+、20‑)的所述时钟周期ZCLK、ZCLK+、ZCLK‑具有特定的占空比TLow/TCLK、TLow+/TCLK+、TLow‑/TCLK‑,所述占空比对应于一个时钟周期ZCLK、ZCLK+、ZCLK‑的脉冲持续时间TLow、TLow+、TLow‑与周期持续时间TCLK、TCLK+、TCLK‑的比值;以及所述主导装置(MA)包含比较器(32、70);以及所述主导装置(MA)读回在所述至少一个时钟线(26、60、6 ...
【技术特征摘要】
【国外来华专利技术】1.一种用于在至少一个数据线路(28)上从至少一个从属装置(SL)到主导装置(MA)的串行数据传输的测量值传输设备,所述至少一个从属装置(SL)提供由至少一个传感器(12)检测到的测量值(14)的数据位(DB)以用于串行逐位传输,其中所述主导装置(MA)借助提供在至少一个时钟线(26、60、62)上并包含若干时钟周期ZCLK、ZCLK+和ZCLK-的时钟猝发(20、20+、20-)向所述从属装置(SL)请求测量值(14),所述时钟周期ZCLK、ZCLK+、ZCLK-的数量(n+1)与待传输的所述数据位(DB)的数量(n)相匹配;所述测量值传输设备的特征在于:所述时钟猝发(20、20+、20-)的所述时钟周期ZCLK、ZCLK+、ZCLK-具有特定的占空比TLow/TCLK、TLow+/TCLK+、TLow-/TCLK-,所述占空比对应于一个时钟周期ZCLK、ZCLK+、ZCLK-的脉冲持续时间TLow、TLow+、TLow-与周期持续时间TCLK、TCLK+、TCLK-的比值;以及所述主导装置(MA)包含比较器(32、70);以及所述主导装置(MA)读回在所述至少一个时钟线(26、60、62)上输出的所述时钟猝发(20、20+、20-)并且在所述比较器(32、70)中校验所述占空比TLow/TCLK、TLow+/TCLK+、TLow-/TCLK-以确定所述周期是否超过上限阈值(34)及/或低于下限阈值(36)。2.一种用于在至少一个数据线路(28)上从至少一个从属装置(SL)到主导装置(MA)的串行数据传输的测量值传输设备,所述至少一个从属装置(SL)提供由至少一个传感器(12)检测到的测量值(14)的数据位(DB)以用于串行逐位传输,其中所述主导装置(MA)借助提供在至少一个时钟线(26、60、62)上并包含若干时钟周期ZCLK、ZCLK+、ZCLK-的时钟猝发(20、20+、20-)向所述从属装置(SL)请求测量值(14),所述时钟周期ZCLK、ZCLK+、ZCLK-的数量(n+1)与待传输的所述数据位(DB)的数量(n)相匹配;所述测量值传输设备的特征在于:所述时钟猝发(20、20+、20-)的所述时钟周期ZCLK、ZCLK+、ZCLK-具有特定的占空比TLow/TCLK、TLow+/TCLK+、TLow-/TCLK-,所述占空比对应于一个时钟周期ZCLK、ZCLK+、ZCLK-的脉冲持续时间TLow、TLow+、TLow-与周期持续时间TCLK、TCLK+、TCLK-的比值;以及所述从属装置(SL)包含比较器(42、72)并且在所述比较器(42、72)中校验所述占空比TLow/TCLK、TLow+/TCLK+、TLow-/TCLK-以确定所述周期是否超过上限阈值(44)及/或低于下限阈值(46)。3.一种用于在至少一个数据线路(28)上从至少一个从属装置(SL)到主导装置(MA)的串行数据传输的测量值传输设备,所述至少一个从属装置(SL)提供由至少一个传感器(12)检测到的测量值(14)的数据位(DB)以用于串行逐位传输,其中所述主导装置(MA)借助提供在至少一个时钟线(26、60、62)上并包含若干时钟周期ZCLK、ZCLK+、ZCLK-的时钟猝发(20、20+、20-)向所述从属装置(SL)请求测量值(14),所述时钟周期ZCLK、ZCLK+、ZCLK-的数量(n+1)与待传输的所述数据位(DB)的数量(n)相匹配;所述测量值传输设备的特征在于:所述时钟猝发(20、20+、20-)的所述时钟周期ZCLK、ZCLK+、ZCLK-具有特定的占空比TLow/TCLK、TLow+/TCLK+、TLow-/TCLK-,所述占空比对应于一个时钟周期ZCLK、ZCLK+、ZCLK-的脉冲持续时间TLow、TLow+、TLow-与周期持续时间TCLK、TCLK+、TCLK-的比值;以及所述主导装置(MA)包含比较器(32、70);以及所述主导装置(MA)读回在所述至少一个时钟线(26、60、62)上输出的所述时钟猝发(20、20+、20-)并在所述比较器(32、70)中校验所述占空比TLow/TCLK、TLow+/TCLK+、...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。