P型LDMOS器件的沟槽及制作方法技术

本发明专利技术公开了一种P型LDMOS器件的沟槽，在P型LDMOS器件中，需要将源极与衬底进行电性连接，传统采用的多晶硅深沟槽工艺复杂且容易形成漏电，本发明专利技术通过在源区形成表面沟道，连接源区及衬底。本发明专利技术还公开了所述P型LDMOS器件的沟槽的制作方法，利用湿法刻蚀打开源区，在源区制作沟槽，同时利用干法刻蚀的各向同性形成光滑的源区沟槽内斜面，再后续制作金属硅化物，改善源区与衬底的电性连接状况，工艺容限高，简单易于实施。

Groove of P type LDMOS device and manufacturing method thereof

The invention discloses a trench type P on P type LDMOS devices, LDMOS devices, the source needs to be electrically connected with the substrate and polysilicon deep groove process of the traditional complex and easy to cause leakage, the invention through the surface forming a trench in the source region, source region and substrate connection. The invention also discloses a manufacturing method of the groove of the P type LDMOS device, using wet etching to open the source region, forming a trench in the source region, and the use of dry etching isotropic source region is formed in a smooth bevel groove, and subsequent production of metal silicide, improve the source region and electrically connected with the substrate of the situation process, high tolerance, simple and easy to implement.

【技术实现步骤摘要】
P型LDMOS器件的沟槽及制作方法
本专利技术涉及半导体器件制造领域，特别是指一种P型LDMOS器件的沟槽，本专利技术还涉及所述沟槽的制作工艺方法。
技术介绍
对电池供电的手提式电子产品的电子元器件，要求具有较小的体积和较低的漏电，另外器件还需要有快的开关速度。P型功率MOSFET，由多个栅极形成阵列以得到大于10安培的输出电流，被广泛用于手提式电子产品的电源管理电路中。大的阵列意味栅极总宽度很大，如何达到好的均匀性以保持低漏电是很大的挑战。同时为得到高开关速度，MOSFET的阈值电压要较低，但低的阈值电压会引起较高漏电流。相比埋沟，表面沟道器件可折中低阈值电压和低漏电。传统的P型LDMOS器件的剖视结构如图1所示，P阱4位于轻掺杂的N型外延2中，P阱4中具有轻掺杂漏8及漏区9，源区10位于N型沟道区5中。栅氧6及栅极7位于N型沟道区5与P阱4交界处，栅极7上淀积钨硅13。在P型LDMOS中，要求将源区10和衬底1进行电性连接。目前的方法是通过刻蚀约2.2μm的深沟槽到重掺杂N型硅衬底1，再填充重掺杂多晶硅，作为连接源极10和衬底1的电连接通道，如图1所示。但是在多晶硅深沟槽3的形成中，高掺杂的N型多晶硅的刻蚀比较难控制，传统的工艺中是通过定时间刻蚀和设备的管控来保证N型多晶硅的预留深度，工艺难度很大。过多的刻蚀会导致源漏间的漏电，过少的刻蚀则源漏导通电阻也会受到影响，而这两个参数是该类器件的最重要的两个性能指标。
技术实现思路
本专利技术所要解决的技术问题在于提供一种P型LDMOS器件的沟槽，提高器件稳定性。本专利技术所要解决的另一技术问题在于提供所述P型LDMOS器件的沟槽的制作方法。为解决上述问题，本专利技术所述的P型LDMOS器件的沟槽，用于连接P型LDMOS器件的源区及衬底；所述P型LDMOS位于衬底上的外延中，具有相互抵靠接触的轻掺杂漏区及N型沟道区，所述P型LDMOS的源区位于N型沟道区中，漏区位于轻掺杂漏区中，外延表面具有所述P型LDMOS器件的栅氧及多晶硅栅极，多晶硅栅极上覆盖钨硅；所述P型LDMOS器件的沟槽，位于源区中，整个沟槽呈由上端部和下端部形成的漏斗型，其下端部底部接触衬底，沟槽位于源区中的上端部宽度大于下端部，沟槽下端部向上宽度是逐渐增大形成斜坡，沟槽下端部内填充重掺杂的N型多晶硅，上端部内填充金属硅化物。为解决上述问题，本专利技术提供所述P型LDMOS器件的沟槽的制作方法，包含如下工艺步骤：第1步，在重掺杂的N型硅衬底上淀积轻掺杂N型外延，外延表面生长一层栅氧化层，淀积一层多晶硅并重掺杂离子注入，淀积一层钨硅，刻蚀钨硅及多晶硅形成栅极；第2步，光刻胶定义N型沟道区，进行N型沟道注入；第3步，整个器件表面进行P型注入，形成轻掺杂漏区，并快速热退火激活；第4步，淀积一层氧化硅并回刻制作栅极侧墙，再淀积一层氧化硅阻挡层；第5步，光刻胶定义源区及漏区，进行P型注入形成源区及漏区，并快速热退火；第6步，器件表面淀积介质层并进行化学机械研磨，利用光刻胶定义沟槽区，刻蚀介质层至硅表面；第7步，去除光刻胶，以介质层作为硬掩膜进一步向下刻蚀沟槽，使沟槽穿通外延层，底部位于硅衬底中；第8步，沟槽内填充重掺杂的N型多晶硅，并对多晶硅进行回刻；第9步，湿法刻蚀沟槽上端部介质层及源区，扩大沟槽开口，并用干法刻蚀进行倒角，使沟槽内壁形成斜坡；第10步，沟槽内淀积钛,快速热处理形成硅化钛，去除钛，沟槽制作完成。进一步地，所述第1步中，淀积的N型外延掺杂浓度为1014～1016CM-3，外延厚度决定器件的击穿电压，每提高10～12伏厚度增加1微米；多晶硅淀积厚度为1800～2200埃，淀积的钨硅厚度与多晶硅相同。进一步地，所述第2步中，N型沟道的注入能量低于栅极区的穿透深度，是分3次不同角度的离子注入形成，注入能量为80～200KeV,剂量为1012～1014CM-2，再进行快速热退火形成LDMOS的N型沟道，沟道长度由注入能量和剂量决定。进一步地，所述第3步中，轻掺杂漏区的注入浓度远小于第2步中N型沟道浓度，注入剂量为2x1012～3x1012CM-2。进一步地，所述第4步中，先淀积的用于制作侧墙的氧化硅厚度为500～1000埃，再淀积的氧化硅阻挡层厚度为300～500埃。进一步地，所述第5步中，源区及漏区的注入剂量为1015CM-2以上。进一步地，所述第6步中，淀积介质层厚度为9000～11000埃，化学机械研磨至6500～7500埃。进一步地，所述第8步中，回刻多晶硅至沟槽内的多晶硅距硅表面300～1000埃。进一步地，所述第9步中，湿法刻蚀沟槽上部介质层及源区扩大沟槽开口，沟槽内壁单边刻蚀量为1350～1650埃。本专利技术所述的P型LDMOS器件的沟槽及制作方法，重掺杂的多晶硅沟槽直接穿通源区及其下方的外延，深入衬底，且沟槽上端具有扩大的开口淀积硅化钛，保证了源区与衬底具有较好的电性连接。制作方法上调整了沟道注入、长时间高温推进、多晶硅硼离子P型掺杂的工艺次序，可防止短沟道效应和硼穿透栅氧这两个失效机理的发生，从而获得器件的高性能。附图说明图1是传统P型LDMOS器件结构示意图；图2～11是本专利技术工艺步骤示意图；图12是本专利技术工艺步骤流程图。附图标记说明1是衬底，2是外延，3是多晶硅沟槽，4是P阱，5是N型沟道，6是栅氧化层，7是多晶硅栅极，8是轻掺杂漏区，9是漏区，10是源区，11是栅极侧墙，12是金属硅化物，13是钨硅，14是光刻胶，15是氧化硅阻挡层，16是介质层，17是沟槽，18是多晶硅，h是高度，d是单边刻蚀量。具体实施方式本专利技术所述的P型LDMOS器件的沟槽，其结构如图11所示，所述P型LDMOS位于衬底1上的外延2中，具有相互抵靠接触的轻掺杂漏区8及N型沟道区5，所述P型LDMOS的源区10位于N型沟道区5中，漏区9位于轻掺杂漏区8中，外延2表面具有所述P型LDMOS器件的栅氧6及多晶硅栅极7，多晶硅栅极7上覆盖钨硅13；所述P型LDMOS器件的沟槽17，位于源区10中，分为上下两端部，其下端部底部深及衬底1，沟槽17位于源区10中的上端部宽度大于下端，且下端部向上沟槽17宽度是逐渐增大形成斜坡，呈漏斗型，沟槽17下端部内填充重掺杂的N型多晶硅18，上端部内填充金属硅化物12。本专利技术所述的一种P型LDMOS器件的沟槽的制作方法，现列举一实施例说明如下：包含如下工艺步骤：第1步，如图2所示，在重掺杂的N型硅衬底1上淀积轻掺杂N型外延2，外延2掺杂浓度为1014～1016CM-3，外延2厚度决定器件的击穿电压，一般每提高10～12伏外延2厚度增加1微米；外延2表面生长一层栅氧化层6，淀积一层多晶硅7并进行重掺杂离子注入，淀积一层钨硅13，多晶硅7淀积厚度为2000埃，淀积的钨硅13厚度与多晶硅7相同，用于形成低阻。刻蚀钨硅13及多晶硅7形成栅极。第2步，如图3所示，光刻胶14盖住漏端及部分栅极，进行N型沟道5注入，N型沟道5的注入能量低于栅极区的穿透深度，是分3次不同角度的离子注入形成，注入能量分别为80KeV、120KeV以及200KeV,剂量为1012～1014CM-2，再进行快速热退火形成LDMOS的N型沟道5，沟道5长度由注入能量和剂量决定。第3步，如图4所示，整个器件表面进行P型注入，形成本文档来自技高网...

【技术保护点】
一种P型LDMOS器件的沟槽的制作方法，其特征在于：包含如下工艺步骤：第1步，在重掺杂的N型硅衬底上淀积轻掺杂N型外延，外延表面生长一层栅氧化层，淀积一层多晶硅并重掺杂离子注入，淀积一层钨硅，刻蚀钨硅及多晶硅形成栅极；第2步，光刻胶定义N型沟道区，进行N型沟道注入；第3步，整个器件表面进行P型注入，形成轻掺杂漏区，并快速热退火激活；第4步，淀积一层氧化硅并回刻制作栅极侧墙，再淀积一层氧化硅阻挡层；第5步，光刻胶定义源区及漏区，进行P型注入形成源区及漏区，并快速热退火；第6步，器件表面淀积介质层并进行化学机械研磨，利用光刻胶定义沟槽区，刻蚀介质层至硅表面；第7步，去除光刻胶，以介质层作为硬掩膜进一步向下刻蚀沟槽，使沟槽穿通外延层，底部位于硅衬底中；第8步，沟槽内填充重掺杂的N型多晶硅，并对多晶硅进行回刻；第9步，湿法刻蚀沟槽上端部介质层及源区，扩大沟槽开口，并用干法刻蚀进行倒角，使沟槽内壁形成斜坡；第10步，沟槽内淀积钛,快速热处理形成硅化钛，去除钛，沟槽制作完成。

【技术特征摘要】
1.一种P型LDMOS器件的沟槽的制作方法，其特征在于：包含如下工艺步骤：第1步，在重掺杂的N型硅衬底上淀积轻掺杂N型外延，外延表面生长一层栅氧化层，淀积一层多晶硅并重掺杂离子注入，淀积一层钨硅，刻蚀钨硅及多晶硅形成栅极；第2步，光刻胶定义N型沟道区，进行N型沟道注入；第3步，整个器件表面进行P型注入，形成轻掺杂漏区，并快速热退火激活；第4步，淀积一层氧化硅并回刻制作栅极侧墙，再淀积一层氧化硅阻挡层；第5步，光刻胶定义源区及漏区，进行P型注入形成源区及漏区，并快速热退火；第6步，器件表面淀积介质层并进行化学机械研磨，利用光刻胶定义沟槽区，刻蚀介质层至硅表面；第7步，去除光刻胶，以介质层作为硬掩膜进一步向下刻蚀沟槽，使沟槽穿通外延层，底部位于硅衬底中；第8步，沟槽内填充重掺杂的N型多晶硅，并对多晶硅进行回刻；第9步，湿法刻蚀沟槽上端部介质层及源区，扩大沟槽开口，并用干法刻蚀进行倒角，使沟槽内壁形成斜坡；第10步，沟槽内淀积钛,快速热处理形成硅化钛，去除钛，沟槽制作完成。2.如权利要求1所述的P型LDMOS器件的沟槽的制作方法，其特征在于：所述第1步中，淀积的N型外延掺杂浓度为1014～1016CM-3，外延厚度决定器件的击穿电压，每提高10～12伏厚度增加1微米；多晶硅淀积厚度为1800～2200埃，淀积的钨硅厚度与多晶硅相同。3.如权利要求1所述的P型LDMOS器件的沟槽的制作...

【专利技术属性】
技术研发人员：马彪，遇寒，蔡莹，
申请(专利权)人：上海华虹宏力半导体制造有限公司，
类型：发明
国别省市：上海,31