半导体器件制造技术

本发明专利技术涉及半导体器件。一种半导体器件包括集成在半导体主体中的至少两个器件单元。每个器件单元包括：漂移区、源极区、布置在源极区和漂移区之间的漏极区、二极管区、二极管区和漂移区之间的pn结、和具有第一侧壁、与第一侧壁相对的第二侧壁以及底部的沟槽。主体区邻接第一侧壁，二极管区邻接第二侧壁，并且pn结邻接沟槽的底部。每个器件单元进一步包括栅电极，所述栅电极布置在沟槽中并通过栅极电介质与主体区、二极管区和漂移区介电绝缘。所述至少两个器件单元的二极管区在半导体主体的横向方向上远离。

semiconductor device

The present invention relates to semiconductor devices. A semiconductor device includes at least two device units integrated in a semiconductor body. Each unit includes a trench between the drift region, a source region, disposed between the source region and the drain region of the drift region, diode area, photodiode region and drift region of the PN junction, and having a first side wall, and the first side wall second opposing side wall and bottom. The main area adjacent to the first side wall, the diode region adjacent to the second side wall and the bottom of the trench by PN neighbourship. Each device unit further includes a gate electrode disposed in the trench and dielectric insulated by the gate dielectric with the main body region, the diode region, and the drift region. The diode region of the at least two device unit is far away from the lateral direction of the semiconductor body.

【技术实现步骤摘要】
半导体器件
本专利技术的实施例涉及半导体器件，特别涉及包括垂直晶体管器件和与该晶体管器件并联连接的二极管的半导体器件。
技术介绍
功率晶体管，是具有多达几百伏特的电压阻断能力且具有高电流额定值的晶体管，可以被实施为垂直MOS沟槽晶体管。在这种情况下，晶体管的栅电极可以布置在沟槽中，该沟槽在半导体主体的垂直方向上延伸。栅电极与晶体管的源极区、主体区和漂移区介电绝缘并且在半导体主体的横向方向上邻近主体区。漏极区通常邻接漂移区，并且源电极连接到源极区。在许多应用中，期望具有与晶体管的负载路径（漏极-源极路径）并联连接的二极管。出于这个目的可以使用晶体管的集成的体二极管。体二极管由主体区和漂移区之间的pn结形成。为了将体二极管与晶体管的负载路径并联连接，可以简单地将主体区电连接到源电极。然而，体二极管可以具有比在一些应用中所期望的更低的电流额定值。可以利用传统半导体材料（诸如硅（Si）或碳化硅（SiC））来实施功率晶体管。归因于SiC的特定属性，对SiC的使用允许实施具有比Si更高的电压阻断能力（以给定的导通电阻）的功率晶体管。然而，高阻断电压导致半导体主体中、具体在主体区和漂移区之间的pn结处的高电场。通常存在接近该pn结布置的栅电极的区段和栅极电介质的区段。当栅极电介质的介电强度对于晶体管器件的期望电压阻断能力来说不足时，可能发生问题。在这种情况下，栅极电介质可能提早击穿。存在下述需要：提供具有晶体管器件和二极管的半导体器件，其中保护晶体管的栅电极免于高电场，并且其中二极管具有高电流额定值和低损耗。
技术实现思路
根据实施例，一种半导体器件包括集成在半导体主体中的至少两个器件单元。每个器件单元包括：漂移区、源极区、布置在源极区和漂移区之间的漏极区、二极管区、二极管区和漂移区之间的pn结、和具有第一侧壁、与第一侧壁相对的第二侧壁以及底部的沟槽，其中主体区邻接第一侧壁，二极管区邻接第二侧壁，并且pn结邻接沟槽的底部。每个器件单元进一步包括栅电极，所述栅电极布置在沟槽中并且通过栅极电介质与主体区、二极管区和漂移区介电绝缘。所述至少两个器件单元的二极管区在半导体主体的横向方向上远离。根据另一个实施例，描述了一种生产半导体器件的方法。所述方法包括：提供半导体主体，所述半导体主体具有漂移区层、邻接漂移区层的主体区层、和邻接主体区层且形成所述半导体主体的第一表面的源极区层；形成至少两个二极管区，使得每个二极管区从第一表面延伸通过源极区层和主体区层到漂移区层中，其中每个二极管区和漂移区层形成一个pn结；以及形成至少两个沟槽，每个沟槽具有第一侧壁、与第一侧壁相对的第二侧壁以及底部，使得每个沟槽在一个侧壁上邻接主体区层，在第二侧壁上邻接一个二极管区以及在底部上邻接一个pn结。所述方法进一步包括：在每个沟槽中形成栅电极和栅极电介质，所述栅极电介质将所述栅电极与所述半导体主体介电绝缘。附图说明下面参照附图来解释示例。附图用于图示基本原理，以便仅图示理解基本原理所必需的方面。附图不是按比例绘制的。在附图中，相同的附图标记表示类似的特征。图1图示了根据第一实施例的半导体器件的垂直横截面视图。图2图示了图1的半导体器件的一个实施例的水平横截面视图。图3图示了在与图1中图示的截面不同的截面中图2的半导体器件的垂直横截面视图。图4（包括图4A到4J）图示了根据一个实施例的用于生产半导体器件的方法。图5（包括图5A和5B）图示了用于生产图4B中图示的半导体器件结构的方法的一个实施例。具体实施方式在下面的具体实施方式中，对附图进行了参照，附图形成具体实施方式的一部分，并且在附图中通过图示的方式示出了在其中可实践本专利技术的具体实施例。图1图示了半导体器件、具体地垂直半导体器件、并且更具体地具有集成的二极管的垂直晶体管器件的垂直横截面视图。该半导体器件包括半导体主体100和集成在半导体主体100中的至少两个器件单元（晶体管单元）101、102。器件单元在下面还将被称为晶体管单元。在图1中，仅图示了两个器件单元101、102。然而，半导体器件可以包括集成在一个半导体主体100中的多于两个器件单元，诸如大约数十、数百、数千、数十万或甚至数百万器件单元。在图1中，两个器件单元101、102用不同的附图标记来标记，而个体器件单元101、102的类似特征用类似的附图标记来标记。参照图1，每个晶体管单元101、102包括漂移区11、源极区12和主体区13。主体区13布置在源极区12和漂移区11之间。每个器件单元101、102进一步包括二极管区30和在二极管区30和漂移区11之间形成的pn结。在图1的实施例中，个体器件单元101、102共享漂移区11。也就是说，个体器件单元101、102­共同具有一个漂移区11。参照图1，每个器件单元101、102进一步包括栅电极21，栅电极21布置在沟槽中并通过栅极电介质22与主体区13、二极管区30和漂移区11介电绝缘。每个器件单元101、102的具有栅电极21的沟槽具有第一侧壁1101、与第一侧壁1101相对的第二侧壁1102以及底部1103。每个器件单元101、102的主体区13邻接对应沟槽的第一侧壁1101，二极管区30邻接对应沟槽的第二侧壁1102，并且漂移区11和二极管区30之间的pn结邻接对应沟槽的底部1103。参照图1，一个器件单元（诸如器件单元101）的个体二极管区30从与相邻器件单元（诸如器件单元102）的源极区12和主体区13邻近的半导体主体100的第一表面101延伸到形成pn结的漂移区11中。电绝缘层（绝缘层）51覆盖第一表面101和栅电极21。绝缘层51具有接触开口52，在接触开口52处绝缘层51露出个体器件单元101、102的第二二极管区32和源极区12。源电极41形成在绝缘层51上和接触开口52中。源电极41通过绝缘层51与栅电极21电绝缘并将个体二极管区30和个体源极区12电连接到源极端子S（在图1中仅示意性地图示）或形成源极端子S。可选地，源电极41包括电接触二极管区30和源极区12的第一源电极层411以及电连接第一源电极层411的第二源电极层412。第二源电极层412连接到源极端子S或形成半导体器件的源极端子S。第一源电极层411包括例如钛（Ti）、铂（Pt）、镍合金等。第二电极层412包括例如铝（Al）、铜（Cu）等。参照图1，半导体器件进一步包括邻接漂移区11的漏极区14。可选地，与漂移区11相同掺杂类型但在漂移区11中更高掺杂的场截止区（未图示）布置在漂移区11和漏极区14之间。漏极区14电连接到漏极端子D（在图1中仅示意性地图示）。个体器件单元101、102共享一个漏极区14。也就是说，存在个体器件单元101、102所共有的一个漏极区14。通过使个体源极区12经由源电极41连接到源极端子S，通过共享漏极区14并使漏极区14连接到漏极端子D，以及通过使个体栅电极21电连接到公共栅极端子G，来并联连接个体器件单元101、102。在图1中仅示意性地图示了栅电极21与栅极端子G的连接。本文中下面参照图2和3来解释一种将栅电极21连接到栅极端子G的可能方式。图1的半导体器件是具有集成二极管的MOS晶体管器件。该晶体管器件可以被实施为n型器件或p型器件。在n型器件中，源极区和漂移区11是n本文档来自技高网...

【技术保护点】
一种半导体器件，包括半导体主体和集成在所述半导体主体中的至少两个器件单元，每个器件单元包括：漂移区、源极区、以及布置在所述源极区和所述漂移区之间的主体区；二极管区、以及所述二极管区和所述漂移区之间的pn结；沟槽，具有第一侧壁、与第一侧壁相对的第二侧壁、以及底部，其中所述主体区邻接所述第一侧壁，所述二极管区邻接所述第二侧壁，并且所述pn结邻接所述沟槽的底部；栅电极，布置在所述沟槽中并通过栅极电介质与所述主体区、所述二极管区和所述漂移区介电绝缘；以及源电极，电连接到每个器件单元的源极区和二极管区；其中所述至少两个器件单元的二极管区在所述半导体主体的横向方向上远离，并且其中所述二极管区包括第一区和第二区，其中所述第二区将第一区连接到源电极，其中所述第二区从源电极垂直延伸到所述第二区的位于所述沟槽的底部之下的下侧，并且其中所述第一区沿着所述第二区的下侧的整个跨度被夹在所述第二区的下侧与所述漂移区之间，以便将所述第二区的下侧与所述漂移区完全分离。

【技术特征摘要】
2012.11.26 US 13/6852831.一种半导体器件，包括半导体主体和集成在所述半导体主体中的至少两个器件单元，每个器件单元包括：漂移区、源极区、以及布置在所述源极区和所述漂移区之间的主体区；二极管区、以及所述二极管区和所述漂移区之间的pn结；沟槽，具有第一侧壁、与第一侧壁相对的第二侧壁、以及底部，其中所述主体区邻接所述第一侧壁，所述二极管区邻接所述第二侧壁，并且所述pn结邻接所述沟槽的底部；栅电极，布置在所述沟槽中并通过栅极电介质与所述主体区、所述二极管区和所述漂移区介电绝缘；以及源电极，电连接到每个器件单元的源极区和二极管区；其中所述至少两个器件单元的二极管区在所述半导体主体的横向方向上远离，并且其中所述二极管区包括第一区和第二区，其中所述第二区将第一区连接到源电极，其中所述第二区从源电极垂直延伸到所述第二区的位于所述沟槽的底部之下的下侧，并且其中所述第一区沿着所述第二区的下侧的整个跨度被夹在所述第二区的下侧与所述漂移区之间，以便将所述第二区的下侧与所述漂移区完全分离。2.根据权利要求1的半导体器件，其中所述第二区邻接所述沟槽的第二侧壁。3.根据权利要求1的半导体器件，其中所述至少两个器件单元共享所述漂移区。4.根据权利要求1的半导体器件，其中每个器件单元进一步包括漏极区，所述漏极区在所述半导体主体的垂直方向上邻近所述漂移区并远离所述二极管区。5.根据权利要求4的半导体器件，其中所述至少两个器件单元共享所述漏极区。6.根据权利要求1的半导体器件，其中所述至少两个器件单元是邻近的，并且其中一个器件单元的二极管区邻接另一个器件单元的主体区。7.根据权利要求1的半导体器件，其中所述半导体主体包括SiC晶体，以及其中所述沟槽的第一侧壁与所述SiC晶体的c轴对齐。8....

【专利技术属性】
技术研发人员：R埃斯特夫，D佩特斯，R希米尼克，
申请(专利权)人：英飞凌科技奥地利有限公司，
类型：发明
国别省市：奥地利,AT