单调分段数字-模拟转换器制造技术

在一种实现方式中，数字模拟转换器(DAC)是单调的，因为输出仅沿输入的方向移动，并且是分段的，因为DAC的较高有效部分与较低有效部分相分离。DAC接收输入二进制字，其中该输入二进制字包括多个最高有效位和多个最低有效位。DAC将输入二进制字解码为中间信号，其中该中间信号包括等于或大于二进制字位宽的位宽。中间信号设置输出开关和电流源开关。DAC提供表示输入二进制字的模拟输出信号。

Digital analog converter piecewise monotone

In one embodiment, the digital analog converter (DAC) is monotonic because the output moves only in the direction of input and is segmented because the higher effective part of the DAC is separated from the lower effective part. The DAC receives the input binary word, wherein the input binary word includes a plurality of the highest significant bits and a plurality of least significant bits. DAC will enter the binary word decoding for the intermediate signal, wherein the intermediate signal comprises width equal to or greater than the width of the binary word. The intermediate signal is provided with an output switch and a current source switch. The DAC provides an analog output signal that represents the input binary word.

【技术实现步骤摘要】
【国外来华专利技术】单调分段数字-模拟转换器
本公开一般涉及数字-模拟转换器领域，更具体地，涉及电流导向型分段且单调的数字-模拟转换器。
技术介绍
数字-模拟转换器(DAC)接收数字输入并将数字输入转换为分段线性输出。数字信号使用离散量来描述值。模拟信号使用连续量来描述值。数字输入可以是包括一个或多个二进制位并且每个位精确地具有两个可能值(例如，0和1)的二进制字，而分段线性输出可以具有2N个可能值，其中N是输入二进制字中的位数。可以以电流、电压或另一种量的形式提供分段线性输出。模拟-数字转换器(ADC)执行DAC的反向功能。存在许多不同的DAC架构。没有针对所有应用的最优单一架构。选择用于设计和实施的DAC架构的考虑因素包括大小、功率、速度、成本和精度。表征DAC精度的两个重要参数是积分非线性(INL)和微分非线性(DNL)。这两个参数都可以以最低有效位(LSB)为单位表示，最低有效位是DAC的最小步长。对于N位的DAC，LSB等于1/(2N)。INL误差被定义为DAC的传输曲线与直线的偏差。DNL误差被定义为模拟步长与1LSB的变化量。DAC的输入-输出传输(transfer)特性理想上是表示线性行为的直线。理论上，DAC可以被设计为具有0个INL和DNL误差。然而，由于非理想效应(例如，元件值中的统计不匹配)，实现之后的实际DAC传输特性不是线性的。也就是说，INL和DNL误差中的任一个或两者将大于0LSB。大多数信号处理应用需要DAC满足特定的INL规范。另一方面，许多应用只需要DNL小于1LSB。保证DNL误差小于1LSB的DAC是单调的，即，当输入码在一个方向上移动时，输出将在相同方向上移动，或者在最坏的情况下保持平坦。为了确保二进制加权的DAC中的单调性，精度转换元件(例如，电流、电阻等)的值必须足够精确并且具有紧密的容差。组件值的随机变化可以使DAC的响应变得非单调。不幸的是，制造这种需要精确匹配组件的DAC架构是非常昂贵的。另一方面，固有的单调结构不对转换元件的匹配精度施加任何要求，因此其实现和批量生产是便宜的。附图说明在此参考以下附图描述示例实施例。图1示出了包括单调分段数字模拟转换器的示例系统。图2示出了来自图1的系统的示例解码器。图3示出了用于图2的解码器的示例查找表。图4示出了单调分段数字模拟转换器的模拟部分的示例。图5示出了单调分段数字模拟转换器的另一示例。图6示出了单调分段数字模拟转换器的示例输出。图7示出了包括单调分段数字模拟转换器的硅光子系统。图8示出了用于图7的硅光子系统的示例控制器。图9示出了图8的计算设备的操作的示例流程图。具体实施方式概览在一种实施方式中，一种方法包括接收输入二进制字，其中二进制字包括多个最高有效位和多个最低有效位，并将输入二进制字解码为中间信号。中间信号包括等于或大于二进制字位宽的位宽。该方法包括根据中间信号设置多个输出开关，其中多个输出开关包括针对多个最高有效位的每个状态的开关对和针对多个最低有效位的每个状态的开关对，并且根据中间信号设置多个电流源开关，其中多个电流源开关包括针对多个最高有效位的每个状态的开关对。表示输入二进制字的模拟输出信号被提供，其中模拟输出信号由多个输出开关和多个电流源开关控制。示例实施例DAC广泛用于各种应用中。所有音频应用(包括电视、电话、计算机、音乐播放器以及大多数其他消费电子产品)必须包括DAC，以将数字信号转换为人耳可听到的声音。其他示例包括示波器、雷达系统、视频监视器、移动电话、无线电和麦克风。另一个DAC应用实例在硅光子领域。硅光子利用硅作为驱动电光应答器(transponder)的微芯片内的光学介质。应答器可以包括激光源，该激光源的光输出随环境温度变化。微芯片可以包括传感和控制环路中的DAC，以随着温度变化控制激光器的光输出。为了使这种控制环路稳定和有效，DAC应当具有单调传输特性。存在固有单调的基于晶体管的非分段DAC电路。然而，N位非分段DAC需要由N到2N的温度解码器控制的2N个元件，这造成了大小和成本的损失。以下实施例利用唯一的解码和电流引导策略来引导电流通过晶体管和开关元件的网络，以提供面积相对较小并且制造成本低的单调DAC电路。图1示出了包括呈现单调传输特性的单调分段数字模拟转换器的示例系统。该系统包括输入设备101和包括了数字部分103和模拟部分102的DAC105。在系统中可以包括附加的、不同的或更少的组件。输入设备101向解码器103提供数据。输入设备101和解码器103之间的通信路径104可以是导电路径。导电路径可以是电路板上的迹线。导电路径可以是电线或电缆。解码器103和DAC105之间的通信路径106可以是相似类型的导电路径。或者，通信路径104可以在包括了解码器103和DAC105的微芯片的内部。对于单调电流引导的DAC，数字部分主要是解码器，该解码器负责对数字输入字进行解码以生成到DAC模拟部分的控制信号，从而以产生单调传输特性的方式将电流从一组电流源引导到DAC的输出端。在这些示例的任一示例中，输入设备101生成数字数据，并且通过解码器103将解码的控制信号发送到模拟部分102。数字数据可以被组织成具有特定大小或位数的二进制字。特定大小可以是恒定的或可变的。对于具有大小优势的分段DAC架构，输入二进制字可被划分或分段为包括较低有效位的最低有效部分和包括较高有效位的最高有效部分。因此，DAC105的模拟部分102被分段为较高有效部分和较低有效部分。DAC105被配置为接收表示包括多个最高有效位和多个最低有效位的二进制字的输入信号。解码器103将输入信号转换为中间信号。对于被分段为M位最高有效部分和L位最低有效部分的N位DAC(其中，N＝M+L)，解码器具有2×2M+2L位的输出位。值2M还是电流源和相关联的电流源开关的数目，以及在DAC的最高有效部分中的共源共栅晶体管和开关的数目。值2L是DAC105的在最低有效部分中所需的共源共栅晶体管和开关的数目。例如，如果输入二进制字是4位宽，并且如果二进制字被分段为在最高有效部分中具有2位并在最低有效部分中具有2位，即M＝2和L＝2，则解码器103输出的位宽为2x22+22＝12位(例如，解密器的位宽是二进制字的位宽的三倍)。这些位中的四(2M)个用于控制4(2M)个电流源开关，这些位中的另外四(2M)个用于控制在DAC的最高有效部分中的4(2M)个开关，并且剩余的四(2L)个用于控制DAC的最低有效部分中的其他4(2L)个开关。在另一示例中，如果输入二进制字是8位宽，并且如果二进制字被分段成在最高有效部分中具有4位并在最低有效部分中具有4位，即M＝4和L＝4，则解码器103输出的位宽为2×24+24＝48位(例如，解码器的位宽为二进制字的位宽的六倍)。这些位中的十六(2M)个用于控制16(2M)个电流源开关，这些位中的另外十六(2M)个用于控制在DAC的最高有效部分中的16(2M)个开关，并且剩余的十六(2L)个用于控制DAC的最低有效部分中的其他16(2L)个开关。其他示例可以类似地计算。图2示出了来自图1的系统的示例数字部分或解码器103。由解码器103对来自原始数字信号的二进制输入字进行解码以产生用于DAC105的模拟部分102本文档来自技高网...

【技术保护点】
一种方法，包括：接收输入二进制字，其中所述二进制字包括多个最高有效位和多个最低有效位；将所述输入二进制字解码为中间信号，其中所述中间信号包括等于或大于所述二进制字的位宽的位宽；根据所述中间信号设置多个输出开关，其中所述多个输出开关包括针对所述多个最高有效位的每个状态的开关对和针对所述多个最低有效位的每个状态的开关对；根据所述中间信号设置多个电流源开关，其中所述多个电流源开关包括针对所述多个最高有效位的每个状态的开关对；并且提供表示所述输入二进制字的模拟输出信号，其中所述模拟输出信号由所述多个输出开关和所述多个电流源开关控制。

【技术特征摘要】
【国外来华专利技术】2014.08.29 US 14/473,3401.一种方法，包括：接收输入二进制字，其中所述二进制字包括多个最高有效位和多个最低有效位；将所述输入二进制字解码为中间信号，其中所述中间信号包括等于或大于所述二进制字的位宽的位宽；根据所述中间信号设置多个输出开关，其中所述多个输出开关包括针对所述多个最高有效位的每个状态的开关对和针对所述多个最低有效位的每个状态的开关对；根据所述中间信号设置多个电流源开关，其中所述多个电流源开关包括针对所述多个最高有效位的每个状态的开关对；并且提供表示所述输入二进制字的模拟输出信号，其中所述模拟输出信号由所述多个输出开关和所述多个电流源开关控制。2.根据权利要求1所述的方法，还包括：使用所述二进制字查询查找表。3.根据权利要求2所述的方法，其中，解码器包括所述查找表，并且其中从所述解码器输出的所述中间信号的位宽是(2×2M+2L)，其中M是最高有效位的数量，L是最低有效位的数量。4.根据权利要求2所述的方法，还包括：从所述查找表接收包括位宽等于或大于所述二进制字的位宽三倍的所述中间信号。5.根据权利要求1所述的方法，其中针对所述最低有效位的所述电流源随所述最高有效位的值改变。6.根据权利要求1所述的方法，其中，在从所述多个最低有效位到增量所述最高有效位的主进位转变处针对所述模拟输出信号的值的电流是基于针对所述模拟输出信号的先前值的电流。7.根据权利要求1所述的方法，其中，在所述模拟输出处的电流是从所述多个电流源开关通过所述多个输出开关引导的电流的总和，其中M是所述输入二进制字中的最高有效位的数目并且L是最低有效位的数目，其中所述多个电流源开关中的每个电源流开关提供等于2L电流单位的总可用电流，其中当所述输入二进制字加1时将每个增量电流单位添加到所述模拟输出，或者当所述输入二进制字减1时从所述模拟输出中减去每个增量电流单位，并且其中在所述模拟输出处的最大可用电流等于2M电流单位与2L电流单位的乘积。8.根据权利要求1所述的方法，其中连接到针对所述多个最高有效位的所述多个输出开关中的一个输出开关的最高有效位晶体管包括具有宽度比最低有效位晶体管的沟道宽度更大的沟道，其中所述最低有效位晶体管连接到针对所述多个最低有效位的所述多个输出开关中的一个输出开关。9.根据权利要求1所述的方法，其中所述模拟输出信号是基于单调传输特性。10.一种装置，包括：输出总线，被配置为提供表示包括多个最高有效位和多个最低有...

【专利技术属性】
技术研发人员：卡达巴·拉克希米库马尔，马克·Y·谢，
申请(专利权)人：思科技术公司，
类型：发明
国别省市：美国,US