半导体器件及其制造方法技术

本发明专利技术的一些实施例提供了半导体器件。该半导体器件包括半导体衬底。供给层位于半导体衬底上方。该供给层包括顶面。栅极结构、漏极和源极位于供给层上方。钝化层共形地覆盖在栅极结构和供给层上方。栅电极位于栅极结构上方。场板设置在栅电极和漏极之间的钝化层上。该场板包括底边。该栅电极具有接近于场板的第一边缘，该场板包括面向第一边缘的第二边缘，第一边缘和第二边缘之间的水平距离在从约0.05至约0.5微米的范围内。本发明专利技术的实施例还提供了半导体器件的制造方法。

Semiconductor device and manufacturing method thereof

Some embodiments of the present invention provide semiconductor devices. The semiconductor device includes a semiconductor substrate. The supply layer is above the semiconductor substrate. The supply layer includes a top surface. The gate structure, drain and source are located above the supply layer. The passivation layer is generally ground over the gate structure and the supply layer. The gate electrode is positioned above the gate structure. The field plate is disposed on the passivation layer between the gate electrode and the drain. The field plate includes a base edge. The gate electrode has a first edge close to the field plate, including a second edge facing the first edge, and a horizontal distance between the first edge and the second edge, in the range from about 0.05 to about 0.5 microns. Embodiments of the present invention also provide a method of manufacturing a semiconductor device.

【技术实现步骤摘要】
半导体器件及其制造方法
本专利技术的实施例涉及半导体器件及其制造方法。
技术介绍
高电子迁移率晶体管，也称为异质结构FET(HFET)或调制掺杂FET(MODFET)，结合了具有不同带隙的两种材料之间的结(即，异质结)作为沟道，而不是如大多数金属氧化物半导体鳍式场效应晶体管(MOSFET)中的掺杂区域。HEMT晶体管能在高达毫米波频的高频下运行，并且用在高频产品中。HEMT通常使用采用III-V化合物半导体的材料组合。诸如砷化镓、砷化铝镓、氮化镓或氮化铝镓的化合物半导体可以用作HEMT的沟道中的结。
技术实现思路
本专利技术的实施例提供了一种半导体器件，包括：半导体衬底；供给层，位于所述半导体衬底上方，所述供给层包括顶面；栅极结构、漏极和源极，位于所述供给层上方；钝化层，位于所述栅极结构和所述供给层上方；栅电极，位于所述栅极结构上方；场板，设置在所述栅电极和所述漏极之间的所述钝化层上，所述场板包括底边；以及其中，所述栅电极具有接近于所述场板的第一边缘，所述场板包括面向所述第一边缘的第二边缘，所述第一边缘和所述第二边缘之间的水平距离在从0.05微米至0.5微米的范围内。本专利技术的另一实施例提供了一种制造半导体器件的方法，包括：提供半导体衬底；在所述半导体衬底上方形成供给层；在所述供给层上方形成栅极结构；在所述栅极结构和所述供给层上方形成钝化层；在所述钝化层中形成开口；通过在所述钝化层上方和所述开口内沉积导电层形成源极和漏极；通过图案化所述导电层形成接近于所述栅极结构的场板并且在所述源极和所述漏极上方形成接触件；以及形成覆盖在所述场板上方的盖层。本专利技术的又一实施例提供了一种制造半导体器件的方法，包括：接收半导体衬底；在所述半导体衬底上方形成供给层；在所述供给层上方形成栅极结构；在所述栅极结构和所述供给层上方形成钝化层，并且所述钝化层的顶面位于所述供给层之上预定高度处；在所述钝化层中形成开口；通过在所述钝化层上方和所述开口内沉积导电层以及去除所述导电层的部分，形成源极和漏极；在所述钝化层上形成场板，所述场板位于所述供给层之上小于所述预定高度的高度处；以及形成覆盖在所述场板上方并且部分地位于所述栅极结构上方的氧化物层。附图说明当结合附图进行阅读时，从以下详细描述可最佳理解本专利技术的各个方面。应该指出，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。图1是根据本专利技术的一些实施例的半导体器件的截面图。图2是根据本专利技术的一些实施例的半导体器件的截面图。图3是根据本专利技术的一些实施例的半导体器件的截面图。图4是根据本专利技术的一些实施例的示出半导体器件的场强的图。图5是根据本专利技术的一些实施例的示出针对半导体器件施加的漏极至源极电压的栅极至漏极电容的图。图6是根据本专利技术的一些实施例的示出半导体器件的品质因数的图。图7是根据一些实施例的用于制造半导体器件的方法的操作流程。图8至图17是根据一些实施例的用于制造半导体器件的方法的操作期间的碎片截面图。图18是根据一些实施例的用于制造半导体器件的方法的操作流程。图19A至图25是根据一些实施例的用于制造半导体器件的方法的操作期间的碎片截面图。具体实施方式以下公开内容提供了许多用于实现所提供主题的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本专利技术。当然，这些仅仅是实例，而不旨在限制本专利技术。例如，以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实例。此外，本专利技术可在各个实施例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。而且，为便于描述，在此可以使用诸如“在…之下”、“在…下方”、“下部”、“在…之上”、“上部”等空间相对术语，以描述如图所示的一个元件或部件与另一个(或另一些)原件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其他方式定向(旋转90度或在其他方位上)，而本文使用的空间相对描述符可以同样地作出相应的解释。硅衬底上的氮化镓HEMT用作用于电压转换器应用的功率开关晶体管。与硅功率晶体管相比，由于宽带隙的性质，氮化镓HEMT部件具有低通态电阻以及低开关损耗。增强型氮化铝镓/氮化镓高电子迁移率晶体管(E-HEMT)用在功率电路应用中。E-HEMT包括场板设计以调制沟道中的电场。位于沟道区域和漂移区域之间的结中的高电压导致低击穿电压。可以通过结合漂移区域中非常低的掺杂减小结中的电场。由于这增加电阻，因此使用了诸如减小电场的峰值的其它解决方案。该解决方案也称为减小的表面场(RESURF)技术。RESURF技术可以使用场板结构以降低栅极至漏极(Cgd)之间的电容并且增加功率效率。RESURF技术可以影响功率器件的品质因数(FOM)。场板调制了栅极和漏极之间的电场，从而使得减小了耗尽轮廓并且增加了器件的速度。促使场板更靠近栅极和沟道减小了邻近栅极的电场并且降低了Cgd。在一些实施例中，如图1所示，场板20设置在盖层14下方，而不是盖层14上方，从而使得场板20设置为更靠近沟道。该沟道可以位于沟道层4中。盖层14通过完全地覆盖在场板20上方保护了场板20。图1示出了用于高压应用的半导体器件100。该半导体器件100可以是高电子迁移率晶体管(HEMT)，该半导体器件100包括半导体衬底1、沟道层4、供给层5、栅极结构15、栅极保护层10、钝化层11、栅电极17、源极18、源极接触件181、漏极19、漏极接触件191、场板20以及盖层14。供给层5包括顶面S5。栅极结构15位于供给层5的顶面S5上。漏极19和源极18位于供给层5上方。在一些实施例中，漏极19或源极18部分地掩埋在供给层5中。栅极保护层10位于栅极结构15和供给层5上方。钝化层11也遵循栅极保护层10的轮廓位于栅极结构15和供给层5上方。漏极19或源极18穿透钝化层11和栅极保护层10以到达供给层5。源极接触件181位于源极18上方。漏极接触件191位于漏极19上方。源极接触件181或漏极接触件191的底面B3与场板20的底边B2基本共面。栅电极17位于栅极结构15上方。在一些实施例中，场板20设置在钝化层11上，并且位于栅极结构15和漏极19之间。栅电极17包括接近于场板20的第一边缘S1。场板20包括第二边缘S2和底边B2。第二边缘S2面向第一边缘S1。底边B2面向供给层5。第一边缘S1和第二边缘S2之间的水平距离L1在从约0.05至约0.5微米的范围内。场板20邻近栅电极17的第一边缘S1以减小邻近栅电极17的第一边缘S1的电场。然而，该水平距离L1设计为在从约0.05至约0.5微米的范围内，从而使得在限定源极接触件181和漏极接触件191的蚀刻操作之后，在第一边缘S1和第二边缘S2之间剩余显示为钝化层11的部分111的足够的厚度。在一些实施例中，蚀刻操作可以用于去除钝化层11的顶部以过蚀刻源极接触件181和漏极接触件191。钝化层11的部分111防止了场板20和栅电极17之间的电短路。位于底边本文档来自技高网...

【技术保护点】
一种半导体器件，包括：半导体衬底；供给层，位于所述半导体衬底上方，所述供给层包括顶面；栅极结构、漏极和源极，位于所述供给层上方；钝化层，位于所述栅极结构和所述供给层上方；栅电极，位于所述栅极结构上方；场板，设置在所述栅电极和所述漏极之间的所述钝化层上，所述场板包括底边；以及其中，所述栅电极具有接近于所述场板的第一边缘，所述场板包括面向所述第一边缘的第二边缘，所述第一边缘和所述第二边缘之间的水平距离在从0.05微米至0.5微米的范围内。

【技术特征摘要】
2015.11.06 US 14/935,3421.一种半导体器件，包括：半导体衬底；供给层，位于所述半导体衬底上方，所述供给层包括顶面；栅极结构、漏极和源极，位于所述供给层上方；钝化层，位于所述栅极结构和所述供给层上方；栅电极，位于所述栅极结构上方；场板，设置在所述栅电极和所述漏极之间的所述钝化层上，所述场板包括底边；以及其中，所述栅电极具有接近于所述场板的第一边缘，所述场板包括面向所述第一边缘的第二边缘，所述第一边缘和所述第二边缘之间的水平距离在从0.05微米至0.5微米的范围内。2.根据权利要求1所述的半导体器件，还包括位于所述场板上方的盖层。3.根据权利要求1所述的半导体器件，还包括位于所述源极或所述漏极上方的接触件，所述接触件包括与所述场板的所述底边共面的底面。4.根据权利要求1所述的半导体器件，其中，所述底边和所述顶面之间的垂直距离为100埃。5.根据权利要求1所述的半导体器件，其中，所述源极或所述漏极包括与所述场板相同的材料。6.根据权利要求1所述的半导体器件，还包括位于所述源极或所述漏极上方的接触件，所述接触件的底面高于所述场板的所述底边，所述场板的所述底...

【专利技术属性】
技术研发人员：蔡明玮，黄敬源，熊志文，林明正，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71