一种晶圆片级芯片规模封装结构及其制备方法技术

本发明专利技术提供一种晶圆片级芯片规模封装结构及其制备方法，其中，封装结构至少包括：芯片；覆盖于所述芯片上表面的重新布线层；形成于所述重新布线层上表面的多个焊料球，且所述焊料球通过所述重新布线层实现与所述芯片的电性连接；包围于所述芯片下表面和侧壁以及所述重新布线层侧壁的第一塑封层；以及形成于所述重新布线层上表面的围住每个焊料球的第二塑封层，且所述第二塑封层与所述第一塑封层无缝连接，从而形成包围所述芯片六个表面的晶圆片级芯片规模封装结构。本发明专利技术通过两个塑封层无缝连接形成包围芯片六个表面的封装保护，有效补偿应力造成的封装结构的翘曲变形，能够制备较大尺寸的封装结构，满足大尺寸芯片的封装需求。

Wafer scale chip scale packaging structure and preparation method thereof

The invention provides a wafer level chip scale package structure and a preparation method thereof, wherein, package structure includes at least a chip; covering on the surface of the re wiring layer on the chip; formed on the re wiring of a plurality of solder ball surface layer, and the solder ball through the re wiring layer and the chip is electrically connected with the first plastic seal; surrounded on the chip surface and the side wall and the side wall of the re wiring layer; and formed on the surface of the re wiring layer surrounding each solder ball second plastic seal, and the second plastic seal with the first plastic seal seamless connection, thereby forming surrounding the chip six on the surface of the wafer level chip scale package structure. The present invention through two plastic seal seamless connection formed surrounding the chip of six surface protection package, warpage of package structure effectively compensate the stresses, capable of producing large size package structure, meet the demand of large size chip package.

【技术实现步骤摘要】
一种晶圆片级芯片规模封装结构及其制备方法
本专利技术涉及半导体封装
，特别是涉及一种晶圆片级芯片规模封装结构及其制备方法。
技术介绍
晶圆片级芯片规模封装(WaferLevelChipScalePackaging，简称WLCSP)，即晶圆级芯片封装方式，是一种低成本的批量生产芯片封装技术，不同于传统的芯片封装方式(先切割再封测，而封装后至少增加原芯片20％的体积)，而是在IC电路完成后直接在整片晶圆上进行整体封装和测试，然后才切割成一个个的IC颗粒，可直接进行组装等后道工序生产，因此封装后的体积即等同IC裸芯片的原尺寸，是最小的微型表面贴装器件。WLCSP是一种真正意义上的芯片尺寸封装，是一种以BGA(BallGridArray，焊料球阵列)封装技术为基础，经过改进和提高的CSP(ChipScalePackage，芯片级封装)，综合了BGA封装和CSP的技术优势。目前，在高端智能手机中超过30％的封装采用WLCSP的封装方式，不仅明显地缩小内存模块尺寸，而且符合对机体空间的高密度需求；另一方面在效能的表现上，更提升了数据传输的速度与稳定性。WLCSP不仅是实现高密度、高性能封装和SiP的重要技术，同时也将在器件嵌入PCB技术中起关键作用。尽管引线键合技术非常灵活和成熟，但是WLCSP技术的多层电路、精细线路图形、以及能与引线键合结合的特点，表明它将具有更广泛的应用和新的机遇。由于WLCSP的一系列优点，WLCSP技术在现代电子装置小型化、低成本需求的推动下，正在蓬勃向前发展。然而，当前的WLCSP技术通常适用于I/O数低的小尺寸芯片，对于大尺寸芯片的晶圆片级芯片规模封装存在着极大的挑战。其中，最关键的挑战就是如何解决封装结构的翘曲变形问题：由于材料具有热胀冷缩特性，在温度作用下会发生体积变化，产生应变；当封装结构的应变受到各组成部分之间热膨胀系数差异的影响不能自由发展时，就会产生应力，从而发生翘曲变形。由于现有的晶圆片级芯片规模封装结构的BGA封装部分较易发生翘曲变形，将严重影响封装结构的可靠性，为了解决翘曲变形问题，普遍的做法是将封装结构的最大尺寸限制为7mm×7mm，从而起到更好的封装保护效果，较好地控制翘起变形，但这样一来就大大限制了晶圆片级芯片规模封装结构的应用。当前，为了提供更好的封装保护，较小翘曲变形，越来越多新的封装结构被提出，以mWLCSP和eWLCSP两种封装结构为例，它们虽然能提供包围芯片五个表面的封装保护，在一定程度上增大封装尺寸，减小翘曲变形，但封装保护能力有限，能够制备的封装结构的尺寸不超过10mm×10mm，无法满足更大尺寸芯片的封装需求。因此，如何有效控制封装结构的翘曲变形，以制备较大尺寸的晶圆片级芯片规模封装结构，满足大尺寸芯片的封装需求，是亟待解决的问题。
技术实现思路
鉴于以上所述现有技术的缺点，本专利技术的目的在于提供一种晶圆片级芯片规模封装结构及其制备方法，用于解决现有技术中由于封装翘曲变形，无法制备较大尺寸的晶圆片级芯片规模封装结构，无法满足大尺寸芯片的封装需求的问题。为实现上述目的及其他相关目的，本专利技术提供一种晶圆片级芯片规模封装结构，其中，所述晶圆片级芯片规模封装结构至少包括：芯片；覆盖于所述芯片上表面的重新布线层；形成于所述重新布线层上表面的多个焊料球，且所述焊料球通过所述重新布线层实现与所述芯片的电性连接；包围于所述芯片下表面和侧壁以及所述重新布线层侧壁的第一塑封层；以及形成于所述重新布线层上表面的围住每个焊料球的第二塑封层，且所述第二塑封层与所述第一塑封层无缝连接，从而形成包围所述芯片六个表面的晶圆片级芯片规模封装结构。优选地，所述第一塑封层和所述第二塑封层采用相同或者高相似度的材料。优选地，所述第一塑封层和所述第二塑封层采用环氧树脂固化材料；或者由主剂和助剂组成的复合固化材料，其中，所述主剂为环氧树脂，所述助剂为聚酰亚胺、硅胶、脂肪胺类、芳胺类及酰胺基胺类中的一种或多种。优选地，所述第二塑封层适于通过围住所述焊料球形成相应的开孔，所述焊料球的一部分暴露在所述开孔外，另一部分位于所述开孔内，且位于所述开孔周围的部分第二塑封层向上隆起并与所述焊料球紧密贴合。优选地，位于所述开孔周围的部分第二塑封层向上隆起至所述焊料球的腰部高度，并紧密贴合在所述焊料球的腰部。优选地，所述重新布线层至少包括：形成于所述芯片上表面的多个焊盘；覆盖于所述芯片上表面以及所述焊盘上表面和侧壁的介电层；形成于所述介电层内的能够与所述焊盘实现电性连接的金属布线层，其中，所述金属布线层为单层金属层或多层金属层；形成于所述介电层上表面的能够与所述金属布线层实现电性连接的多个下金属化层，最终得到所述重新布线层；其中，所述焊料球形成于所述下金属化层上，且所述焊料球通过所述下金属化层实现与所述金属布线层的电性连接。优选地，所述介电层采用低k介电材料。优选地，所述金属布线层采用铜、铝、镍、金、银、钛中的一种材料或两种以上的组合材料。为实现上述目的及其他相关目的，本专利技术提供一种晶圆片级芯片规模封装结构的制备方法，其中，所述晶圆片级芯片规模封装结构的制备方法至少包括如下步骤：提供一晶圆片，所述晶圆片至少包括若干个芯片；于所述晶圆片的上表面形成覆盖所有芯片上表面的重新布线层；于所述重新布线层的上表面形成由若干个焊料球构成的焊料球阵列，且所述焊料球通过所述重新布线层实现与每个芯片的电性连接；于所述重新布线层上及相邻两芯片之间形成切割槽；于所述晶圆片的下表面和所述切割槽内形成包围每个芯片下表面和侧壁以及所述重新布线层侧壁的第一塑封层；于所述重新布线层的上表面形成围住每个焊料球的第二塑封层，且所述第二塑封层与所述第一塑封层无缝连接；于所述切割槽处切割所述第一塑封层和所述第二塑封层，以形成若干个包围所述芯片六个表面的晶圆片级芯片规模封装结构。优选地，于所述重新布线层上及相邻两芯片之间形成切割槽，具体方法为：预先设定相邻两芯片之间的纵向区域作为切割区域；对所述切割区域中的重新布线层进行切割；根据实际需要的芯片厚度设定切割深度，对所述切割区域中的晶圆片进行相应深度的切割，以形成所述切割槽。优选地，于所述晶圆片的下表面和所述切割槽内形成包围每个芯片下表面和侧壁以及所述重新布线层侧壁的第一塑封层，具体方法为：于所述重新布线层上形成包裹所述焊料球阵列的保护层；对所述晶圆片的下表面进行研磨，直至暴露所述切割槽；提供一具有上模和下模的注塑模具；将研磨后的晶圆片倒置于所述注塑模具的下模中，且所述保护层与所述注塑模具的下模底部紧密贴合；向所述注塑模具的下模内注入第一塑封层材料，所述第一塑封层材料填充满所述切割槽并覆盖所述晶圆片的下表面；于所述第一塑封层材料上形成第一离型层；将所述注塑模具的上模覆盖在所述注塑模具的下模上形成密闭腔体，且所述注塑模具的上模底部与所述第一离型层紧密贴合；固化后去除所述注塑模具、所述第一离型层以及所述保护层，形成包围每个芯片下表面和侧壁以及所述重新布线层侧壁的第一塑封层。优选地，于所述重新布线层的上表面形成围住每个焊料球的第二塑封层，且所述第二塑封层与所述第一塑封层无缝连接，具体方法为：提供一具有上模和下模的注塑模具；将形成所述第一塑封层后的晶圆片置于所述注塑模具的下模中，且所述第一塑封层与所本文档来自技高网...

【技术保护点】
一种晶圆片级芯片规模封装结构，其特征在于，所述晶圆片级芯片规模封装结构至少包括：芯片；覆盖于所述芯片上表面的重新布线层；形成于所述重新布线层上表面的多个焊料球，且所述焊料球通过所述重新布线层实现与所述芯片的电性连接；包围于所述芯片下表面和侧壁以及所述重新布线层侧壁的第一塑封层；以及形成于所述重新布线层上表面的围住每个焊料球的第二塑封层，且所述第二塑封层与所述第一塑封层无缝连接，从而形成包围所述芯片六个表面的晶圆片级芯片规模封装结构。

【技术特征摘要】
1.一种晶圆片级芯片规模封装结构，其特征在于，所述晶圆片级芯片规模封装结构至少包括：芯片；覆盖于所述芯片上表面的重新布线层；形成于所述重新布线层上表面的多个焊料球，且所述焊料球通过所述重新布线层实现与所述芯片的电性连接；包围于所述芯片下表面和侧壁以及所述重新布线层侧壁的第一塑封层；以及形成于所述重新布线层上表面的围住每个焊料球的第二塑封层，且所述第二塑封层与所述第一塑封层无缝连接，从而形成包围所述芯片六个表面的晶圆片级芯片规模封装结构。2.根据权利要求1所述的晶圆片级芯片规模封装结构，其特征在于，所述第一塑封层和所述第二塑封层采用相同或者高相似度的材料。3.根据权利要求2所述的晶圆片级芯片规模封装结构，其特征在于，所述第一塑封层和所述第二塑封层采用环氧树脂固化材料；或者由主剂和助剂组成的复合固化材料，其中，所述主剂为环氧树脂，所述助剂为聚酰亚胺、硅胶、脂肪胺类、芳胺类及酰胺基胺类中的一种或多种。4.根据权利要求1所述的晶圆片级芯片规模封装结构，其特征在于，所述第二塑封层适于通过围住所述焊料球形成相应的开孔，所述焊料球的一部分暴露在所述开孔外，另一部分位于所述开孔内，且位于所述开孔周围的部分第二塑封层向上隆起并与所述焊料球紧密贴合。5.根据权利要求4所述的晶圆片级芯片规模封装结构，其特征在于，位于所述开孔周围的部分第二塑封层向上隆起至所述焊料球的腰部高度，并紧密贴合在所述焊料球的腰部。6.根据权利要求1所述的晶圆片级芯片规模封装结构，其特征在于，所述重新布线层至少包括：形成于所述芯片上表面的多个焊盘；覆盖于所述芯片上表面以及所述焊盘上表面和侧壁的介电层；形成于所述介电层内的能够与所述焊盘实现电性连接的金属布线层，其中，所述金属布线层为单层金属层或多层金属层；形成于所述介电层上表面的能够与所述金属布线层实现电性连接的多个下金属化层，最终得到所述重新布线层；其中，所述焊料球形成于所述下金属化层上，且所述焊料球通过所述下金属化层实现与所述金属布线层的电性连接。7.根据权利要求6所述的晶圆片级芯片规模封装结构，其特征在于，所述介电层采用低k介电材料。8.根据权利要求6所述的晶圆片级芯片规模封装结构，其特征在于，所述金属布线层采用铜、铝、镍、金、银、钛中的一种材料或两种以上的组合材料。9.一种晶圆片级芯片规模封装结构的制备方法，其特征在于，所述晶圆片级芯片规模封装结构的制备方法至少包括如下步骤：提供一晶圆片，所述晶圆片至少包括若干个芯片；于所述晶圆片的上表面形成覆盖所有芯片上表面的重新布线层；于所述重新布线层的上表面形成由若干个焊料球构成的焊料球阵列，且所述焊料球通过所述重新布线层实现与每个芯片的电性连接；于所述重新布线层上及相邻两芯片之间形成切割槽；于所述晶圆片的下表面和所述切割槽内形成包围每个芯片下表面和侧壁以及所述重新布线层侧壁的第一塑封层；于所述重新布线层的上表面形成围住每个焊料球的第二塑封层...

【专利技术属性】
技术研发人员：吴政达，林正忠，
申请(专利权)人：中芯长电半导体江阴有限公司，
类型：发明
国别省市：江苏,32