阵列基板及其制备方法、显示装置制造方法及图纸

本申请提供了一种阵列基板及其制备方法、显示装置。该制备方法包括：提供衬底基板；在衬底基板上形成多条栅线、多条数据线和多个像素电极；多条栅线和多条数据线彼此交叉界定了多个像素区域，多个像素电极分别位于多个像素区域之中。形成多个像素电极包括：在衬底基板上沉积第一透明导电薄膜；对第一透明导电薄膜进行构图工艺形成多个像素电极以及连接相邻的像素电极的连接单元；在多个像素电极上形成钝化层，对钝化层构图以暴露出连接单元的至少部分；对暴露出的连接单元的部分进行处理，以将多个相互连接的像素电极电性绝缘。通过连接单元将所有的像素电极串联起来，像素电极形成线性结构，便于检测装置对阵列基板进行检测。

Array substrate, method for producing the same, and display device

The present application provides an array substrate and a method for producing the same and a display device. The preparation method comprises: providing a substrate; forming a plurality of gate lines, a plurality of data lines and a plurality of pixel electrodes on a substrate; a plurality of gate lines and a plurality of data lines cross each other defining a plurality of pixel regions, a plurality of pixel electrodes respectively in a plurality of pixel regions. A plurality of pixel electrodes formed including: depositing a first transparent conductive film on a substrate; the first transparent conductive film of a plurality of pixel electrodes formed patterning process and a connecting unit for connecting adjacent pixel electrodes; a passivation layer is formed in a plurality of pixel electrodes, at least in part on the passivation layer is patterned to expose the connection unit of; on the connecting unit exposed, with a plurality of interconnected pixel electrode is electrically insulated. All the pixel electrodes are connected in series by the connection unit, and the pixel electrode forms a linear structure, so that the detection device is easy to detect the array substrate.

【技术实现步骤摘要】
阵列基板及其制备方法、显示装置
本专利技术的实施例涉及一种阵列基板及其制备方法以及包括该阵列基板的显示装置。
技术介绍
薄膜晶体管液晶显示器(ThinFilmTransistorLiquidCrystalDisplay，简称TFT-LCD)具有体积小、功耗低、无辐射等优点，在平板显示领域中占据着主导地位，在TFT-LCD的制备工艺中，在衬底基板上制备出多个阵列基板后，为保证产品的质量，需要采用检测设备对阵列基板中的像素进行检测，以避免在后续的生产流程中，生产出具有缺陷的产品。例如，在形成像素电极后，再在像素电极上形成数据线和源漏电极层(包括源极和漏极)时，或者，在形成数据线和源漏电极层(包括源极和漏极)后，再在数据线和源漏电极层上形成像素电极时，数据线和像素电极之间容易出现短路的问题，从而造成像素不良，严重的甚至造成线导通不良，从而造成薄膜晶体管液晶显示器无法正常使用。
技术实现思路
本专利技术至少一实施例提供一种阵列基板及其制备方法。在该阵列基板的制备过程中，所有的像素电极通过连接单元串联起来，从而形成线性的电极结构。当数据线与像素电极或者连接单元出现短路时，相当于两根线之间形成的短路，数据线上的信号在像素电极和连接单元上传播，极大地削弱了数据线上的信号强度，这样便于检测装置对阵列基板进行检测。除此之外，连接单元与像素电极同层同材料形成，形成连接单元时不需要增加额外的制作工序。本专利技术至少一实施例提供一种阵列基板的制备方法，该制备方法包括：提供衬底基板；在所述衬底基板上形成多条栅线、多条数据线和多个像素电极；其中，所述多条栅线和多条数据线彼此交叉界定了多个像素区域，所述多个像素电极分别位于所述多个像素区域之中，形成所述多个像素电极包括：在所述衬底基板上沉积第一透明导电薄膜；对所述第一透明导电薄膜进行构图工艺形成所述多个像素电极以及连接相邻的所述像素电极的连接单元；在所述多个像素电极上形成钝化层，对所述钝化层构图以暴露出所述连接单元的至少部分；对暴露出的所述连接单元的部分进行处理，以将所述多个相互连接的像素电极电性绝缘。例如，在本实施例提供的制备方法中，所述连接单元与位于所述相邻的所述像素电极之间的栅线交叉或重叠。例如，在本实施例提供的制备方法中，所述像素电极为块状结构电极、狭缝电极或梳状电极。例如，本实施例提供的制备方法，还包括在所述衬底基板上形成源极和漏极，其中，所述源极和所述数据线连接，所述漏极和所述像素电极连接。例如，本实施例提供的制备方法，还包括在所述钝化层上形成公共电极。例如，本实施例提供的制备方法，还包括在所述钝化层中形成通孔，其中，所述连接单元的至少部分在所述通孔处暴露。例如，在本实施例提供的制备方法中，对暴露出的所述连接单元的部分进行处理，以将所述多个相互连接的像素电极电性绝缘。本专利技术至少一实施例还提供一种采用上述任一制备方法制备的阵列基板，该阵列基板包括：衬底基板；设置在所述衬底基板上的多条栅线、多条数据线和多个像素电极；设置在所述多个像素电极之上的钝化层；其中，所述多条栅线和多条数据线彼此交叉界定了多个像素区域，所述多个像素电极分别位于所述多个像素区域之中，所述钝化层在相邻的两个所述像素电极之间具有通孔，相邻的所述像素电极在所述通孔处电性绝缘。例如，在本实施例提供的阵列基板中，所述通孔至少部分与位于所述相邻的所述像素电极之间的栅线相对应。例如，在本实施例提供的阵列基板中，所述像素电极为块状结构电极、狭缝电极或梳状电极。例如，本实施例提供的阵列基板还可以包括设置在所述衬底基板上源极和漏极，其中，所述源极和所述数据线连接，所述漏极和所述像素电极连接。例如，本实施例提供的阵列基板还可以包括设置在所述钝化层上的公共电极。例如，所述公共电极具有在垂直于所述衬底基板的方向上对应于所述通孔的开口。本专利技术至少一实施例还提供一种显示装置，包括上述任一的阵列基板。附图说明为了更清楚地说明本专利技术实施例的技术方案，下面将对实施例的附图作简单地介绍，显而易见地，下面描述中的附图仅仅涉及本专利技术的一些实施例，而非对本专利技术的限制。图1为一种阵列基板的制备方法的流程图；图2为一种阵列基板的平面结构示意图；图3a为本专利技术一实施例提供的一种阵列基板的制备方法的流程图；图3b为本专利技术一实施例提供的一种像素电极的制备方法的流程图；图4a-4i为本专利技术一实施例提供的一种阵列基板的制备过程示意图；图5为本专利技术一实施例提供的一种阵列基板的制备过程中完成步骤4f后的平面结构示意图；图6为本专利技术一实施例提供的一种阵列基板的截面结构示意图；图7为本专利技术一实施例提供的另一种阵列基板的截面结构示意图。附图标记：1，1’-栅线；2，2’-数据线；3，3’-薄膜晶体管；4，4’-像素电极；5-连接单元；11-衬底基板；12-栅极；13-栅绝缘层；14-有源层；15-漏极；16-源极；18’-钝化层薄膜；18-钝化层；19-公共电极；21-通孔；22-第一绝缘层；23-第二绝缘层。具体实施方式为使本专利技术实施例的目的、技术方案和优点更加清楚，下面将结合本专利技术实施例的附图，对本专利技术实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本专利技术的一部分实施例，而不是全部的实施例。基于所描述的本专利技术的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本专利技术保护的范围。除非另外定义，本公开使用的技术术语或者科学术语应当为本专利技术所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。在采用目前的制备工艺制备的阵列基板的像素区域(或像素单元)的阵列中，像素电极呈块状结构，且每个像素电极独立分布、互不相连。图1为一种阵列基板的制备方法的流程图，该制备方法包括：提供衬底基板；在衬底基板上形成多条栅线、多条数据线；在衬底基板上沉积第一透明导电薄膜；对第一透明导电薄膜进行构图工艺形成多个相互独立的像素电极。例如，图2为一种阵列基板的平面结构示意图，该阵列基板采用图1所示的制备方法制备而成。如图2所示，栅线1’和数据线2’交叉限定像素区域，薄膜晶体管3’设置在栅线1’和数据线2’交叉的位置处，像素电极4’设置在像素区域内，像素电极4’与数据线2’之间容易出现短路的问题，或者像素电极跨过数据线，容易出现像素电极与像素电极之间短路的问题。像素电极设置成一个个独立的结构，当数据线上的信号传送到像素电极上时，信号不能在像素电极之间进行传输，从而导致数据线上的信号没有明显的减弱。当采用测试仪器对数据线上的信号进行测试时，即使像素电极与数据线之间产生了电导通不良，该电导通不良的问题也无法检出。此外，由于像素电极由透明的导电材料(例如，氧化铟锡、氧化铟锌等)制备而成，像素电极本身具有透明性本文档来自技高网...

【技术保护点】
一种阵列基板的制备方法，包括：提供衬底基板；在所述衬底基板上形成多条栅线、多条数据线和多个像素电极；其中，所述多条栅线和多条数据线彼此交叉界定了多个像素区域，所述多个像素电极分别位于所述多个像素区域之中，形成所述多个像素电极包括：在所述衬底基板上沉积第一透明导电薄膜；对所述第一透明导电薄膜进行构图工艺形成所述多个像素电极以及连接相邻的所述像素电极的连接单元；在所述多个像素电极上形成钝化层，对所述钝化层构图以暴露出所述连接单元的至少部分；对暴露出的所述连接单元的部分进行处理，以将所述多个相互连接的像素电极电性绝缘。

【技术特征摘要】
1.一种阵列基板的制备方法，包括：提供衬底基板；在所述衬底基板上形成多条栅线、多条数据线和多个像素电极；其中，所述多条栅线和多条数据线彼此交叉界定了多个像素区域，所述多个像素电极分别位于所述多个像素区域之中，形成所述多个像素电极包括：在所述衬底基板上沉积第一透明导电薄膜；对所述第一透明导电薄膜进行构图工艺形成所述多个像素电极以及连接相邻的所述像素电极的连接单元；在所述多个像素电极上形成钝化层，对所述钝化层构图以暴露出所述连接单元的至少部分；对暴露出的所述连接单元的部分进行处理，以将所述多个相互连接的像素电极电性绝缘。2.根据权利要求1所述的制备方法，其中，所述连接单元与位于所述相邻的所述像素电极之间的栅线交叉或重叠。3.根据权利要求1或2所述的制备方法，其中，所述像素电极为块状结构电极、狭缝电极或梳状电极。4.根据权利要求3所述的制备方法，还包括在所述衬底基板上形成源极和漏极，其中，所述源极和所述数据线连接，所述漏极和所述像素电极连接。5.根据权利要求3所述的制备方法，还包括在所述钝化层上形成公共电极。6.根据权利要求5所述的制备方法，还包括在所述钝化层中形成通孔，其中，所述连接单元的至少部分在所述通孔处暴露。7.根据权利要求6所述的制备方法，其中...

【专利技术属性】
技术研发人员：付修行，魏振，李风，
申请(专利权)人：京东方科技集团股份有限公司，合肥京东方光电科技有限公司，
类型：发明
国别省市：北京,11