移位寄存器单元、阵列基板和显示装置制造方法及图纸

本发明专利技术公开了一种移位寄存器单元、阵列基板和显示装置，属于显示领域。该移位寄存器单元包括：输入模块，用于在输入端接收到级联触发信号时将第一节点处的电位上拉至高电平；第一输出模块，用于在第一节点处的电位被上拉至高电平后，在时钟信号的下一个电平翻转时刻开始在第一输出端处输出栅极驱动信号；第二输出模块，用于在第一节点处的电位被上拉至高电平后，在时钟信号的下一个电平翻转的时刻开始在第二输出端处输出级联触发信号；复位模块，用于在复位端接收到级联触发信号时将第一节点处的电位下拉至低电平，并停止第一输出端和第二输出端的信号输出。本发明专利技术可以降低制作在面板上的移位寄存器的功耗，实现更优的电路性能。

Shift register unit, array substrate, and display device

The invention discloses a shift register unit, an array substrate and a display device, which belong to the display field. The shift register unit includes an input module, used in the input end receives the triggering signal cascade potential of the first node will pull the high level; the first output module for potential in the first node is pulled up to the high level after the start in the first drive signal at an output end of the output gate in the next clock signal electric flat turning time; second output module for potential in the first node is pulled up to the high level, the trigger signal in the second output output cascade at the start of the next level flip clock signal time; reset module, used in the reset terminal receives the trigger signal when the first cascade node the potential drop to a low level, and the stop signal output of the first output terminal and a second output terminal. The invention can reduce the power consumption of the shift register produced on the panel, and realize better circuit performance.

【技术实现步骤摘要】
移位寄存器单元、阵列基板和显示装置
本专利技术涉及显示领域，特别涉及一种移位寄存器单元、阵列基板和显示装置。
技术介绍
有源矩阵有机发光二极体(Active-MatrixOrganicLightEmittingDiode，AMOLED)显示器件作为有机发光显示(OrganicLightEmittingDisplay，OLED)的一种应用形式，具有高亮度、宽视角、响应速度快、低功耗等优点，已广泛地被应用于高性能显示领域中。目前，大部分OLED产品采用行扫描驱动电路为每一行的像素电路的提供栅极驱动信号，而每一栅极驱动信号均由一个移位寄存器来生成。移位寄存器按照类型可分为以晶体管为基础的动态移位寄存器和以逻辑门为基础的静态移位寄存器。通常，动态移位寄存器的结构相对简单，需要较少数量的薄膜晶体管(TFT)，但是它的工作频率带宽有限。静态移位寄存器需要较多的TFT，但是工作频率带宽大。随着显示面板尺寸的增大，行扫描驱动电路通常采用由a-Si(非晶硅)或p-Si(多晶硅)制成的TFT实现并直接制作在面板之上(即GOA，GatedriverOnArray，阵列基板行驱动)，这样可以省去部分周边电路板的设计，减小尺寸和成本。由于面板设计的行扫描驱动电路对速度要求不高，但是需要结构紧凑，占用面积小，因此多使用动态移位寄存器来实现。然而，出于制作在面板上的TFT的阈值电压较大、工作电压须适应性增大等原因，动态移位寄存器的实际功耗往往不能满足性能需求。由此，如何降低GOA的动态移位寄存器的功耗成为本领域中一项研究热点。
技术实现思路
本专利技术提供一种移位寄存器单元、阵列基板和显示装置，可以降低制作在面板上的移位寄存器的功耗。第一方面，本专利技术提供了一种移位寄存器单元，包括输入端、复位端、第一输出端和第二输出端，还包括：分别连接所述输入端和第一节点的输入模块，用于在所述输入端接收到级联触发信号时将所述第一节点处的电位上拉至高电平；分别连接所述第一节点和所述第一输出端的第一输出模块，用于在所述第一节点处的电位被上拉至高电平后，在时钟信号的下一个电平翻转时刻开始在所述第一输出端处输出栅极驱动信号；分别连接所述第一节点和所述第二输出端的第二输出模块，用于在所述第一节点处的电位被上拉至高电平后，在时钟信号的下一个电平翻转的时刻开始在所述第二输出端处输出级联触发信号；分别连接所述复位端、所述第一节点、所述第一输出端、所述第二输出端的复位模块，用于在所述复位端接收到级联触发信号时将所述第一节点处的电位下拉至低电平，并停止所述第一输出端和所述第二输出端的信号输出。在一种可能的实现方式中，所述复位模块包括第一翻转子模块和第二翻转子模块中的至少一个、下拉子模块和下拉控制子模块；其中，所述下拉子模块分别连接第二节点、所述第一节点、所述第一输出端和所述第二输出端，用于在所述第二节点处为高电平时，将所述第一节点处的电位下拉至低电平，并停止所述第一输出端和所述第二输出端的信号输出；所述下拉控制子模块分别连接所述第一节点和所述第二节点，用于在所述第一节点处为高电平时将所述第二节点处的电位下拉至低电平，在所述第一节点处为低电平时将所述第二节点处的电位上拉至高电平；所述第一翻转子模块分别连接所述复位端、所述输入端和所述第一节点，用于在所述复位端接收到级联触发信号时将所述第一节点导通至所述输入端；所述第二翻转子模块分别连接所述复位端和所述第二节点，用于在所述复位端接收到级联触发信号时将所述第二节点处置为高电平。在一种可能的实现方式中，所述第一翻转子模块包括第一晶体管，所述第一晶体管的栅极连接所述复位端，源极和漏极中的一个连接所述输入端，另一个连接所述第一节点；所述第二翻转子模块包括第二晶体管，所述第二晶体管的栅极连接所述复位端，源极和漏极中的一个连接高电平电压线，另一个连接所述第二节点。在一种可能的实现方式中，所述下拉子模块包括第三晶体管、第四晶体管和第五晶体管；其中，所述第三晶体管的栅极连接所述第二节点，源极和漏极中的一个连接所述第一节点，另一个连接第一低电平电压线；所述第四晶体管的栅极连接所述第二节点，源极和漏极中的一个连接所述第一输出端，另一个连接第二低电平电压线；所述第五晶体管的栅极连接所述第二节点，源极和漏极中的一个连接所述第二输出端，另一个连接所述第一低电平电压线。在一种可能的实现方式中，所述第一低电平电压线上加载的低电平电压低于所述第二低电平电压线上加载的低电平电压。在一种可能的实现方式中，所述时钟信号包括分别加载在第一时钟信号线上和第二时钟信号线上的两个相互反相的信号；所述下拉控制子模块包括第六晶体管、第七晶体管、第八晶体管和第九晶体管；其中，所述第六晶体管的栅极连接所述第二时钟信号线，源极和漏极中的一个连接所述第二时钟信号线，另一个连接第三节点；所述第七晶体管的栅极连接所述第一节点，源极和漏极中的一个连接所述第三节点，另一个连接所述第一低电平电压线；所述第八晶体管的栅极连接所述第三节点，源极和漏极中的一个连接高电平电压线，另一个连接所述第二节点；所述第九晶体管的栅极连接所述第一节点，源极和漏极中的一个连接所述第二节点，另一个连接所述第一低电平电压线。在一种可能的实现方式中，所述时钟信号包括分别加载在第一时钟信号线上和第二时钟信号线上的两个相互反相的信号；所述第一输出模块包括第十晶体管和第一电容，所述第二输出模块包括第十一晶体管；其中，所述第十晶体管的栅极连接所述第一节点，源极和漏极中的一个连接所述第一时钟信号线，另一个连接所述第一输出端；所述第一电容的第一端连接所述第一节点，第二端连接所述第一输出端；所述第十一晶体管的栅极连接所述第一节点，源极和漏极中的一个连接所述第一时钟信号线，另一个连接所述第二输出端。在一种可能的实现方式中，所述输入模块包括第十二晶体管，所述第十二晶体管的栅极连接所述输入端，源极和漏极中的一个连接所述输入端，另一个连接所述第一节点。第二方面，本专利技术还提供了一种阵列基板，包括上述任意一种的移位寄存器单元。第三方面，本专利技术还提供了一种显示装置，包括显示面板和上述任意一种的阵列基板。由上述技术方案可知，基于第一输出模块和第二输出模块的设置，本专利技术可以将栅极驱动信号的输出与级联触发信号的输出相互分开，即栅极驱动信号不再用于上一级和/或下一级移位寄存器单元的驱动或触发，因此可以减小其电压负载，从而降低制作在面板上的移位寄存器的功耗，实现更优的电路性能。附图说明为了更清楚地说明本专利技术实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1是本专利技术一个实施例提供的移位寄存器单元的结构框图；图2是图1所示的移位寄存器单元的电路时序图；图3是本专利技术一个实施例提供的移位寄存器单元的电路结构图；图4是图3所示的移位寄存器单元的电路时序图。具体实施方式为使本专利技术的目的、技术方案和优点更加清楚，下面将结合附图对本专利技术实施方式作进一步地详细描述。图1是本专利技术一个实施例提供的移位寄存器单元的结构框图。参见图1，该移位寄存器单元包括输入端In、复位端Reset、第一输出端Out1和第二输出本文档来自技高网...

【技术保护点】
一种移位寄存器单元，其特征在于，包括输入端、复位端、第一输出端和第二输出端，还包括：分别连接所述输入端和第一节点的输入模块，用于在所述输入端接收到级联触发信号时将所述第一节点处的电位上拉至高电平；分别连接所述第一节点和所述第一输出端的第一输出模块，用于在所述第一节点处的电位被上拉至高电平后，在时钟信号的下一个电平翻转时刻开始在所述第一输出端处输出栅极驱动信号；分别连接所述第一节点和所述第二输出端的第二输出模块，用于在所述第一节点处的电位被上拉至高电平后，在时钟信号的下一个电平翻转的时刻开始在所述第二输出端处输出级联触发信号；分别连接所述复位端、所述第一节点、所述第一输出端、所述第二输出端的复位模块，用于在所述复位端接收到级联触发信号时将所述第一节点处的电位下拉至低电平，并停止所述第一输出端和所述第二输出端的信号输出。

【技术特征摘要】
1.一种移位寄存器单元，其特征在于，包括输入端、复位端、第一输出端和第二输出端，还包括：分别连接所述输入端和第一节点的输入模块，用于在所述输入端接收到级联触发信号时将所述第一节点处的电位上拉至高电平；分别连接所述第一节点和所述第一输出端的第一输出模块，用于在所述第一节点处的电位被上拉至高电平后，在时钟信号的下一个电平翻转时刻开始在所述第一输出端处输出栅极驱动信号；分别连接所述第一节点和所述第二输出端的第二输出模块，用于在所述第一节点处的电位被上拉至高电平后，在时钟信号的下一个电平翻转的时刻开始在所述第二输出端处输出级联触发信号；分别连接所述复位端、所述第一节点、所述第一输出端、所述第二输出端的复位模块，用于在所述复位端接收到级联触发信号时将所述第一节点处的电位下拉至低电平，并停止所述第一输出端和所述第二输出端的信号输出。2.根据权利要求1所述的移位寄存器单元，其特征在于，所述复位模块包括第一翻转子模块和第二翻转子模块中的至少一个、下拉子模块和下拉控制子模块；其中，所述下拉子模块分别连接第二节点、所述第一节点、所述第一输出端和所述第二输出端，用于在所述第二节点处为高电平时，将所述第一节点处的电位下拉至低电平，并停止所述第一输出端和所述第二输出端的信号输出；所述下拉控制子模块分别连接所述第一节点和所述第二节点，用于在所述第一节点处为高电平时将所述第二节点处的电位下拉至低电平，在所述第一节点处为低电平时将所述第二节点处的电位上拉至高电平；所述第一翻转子模块分别连接所述复位端、所述输入端和所述第一节点，用于在所述复位端接收到级联触发信号时将所述第一节点导通至所述输入端；所述第二翻转子模块分别连接所述复位端和所述第二节点，用于在所述复位端接收到级联触发信号时将所述第二节点处置为高电平。3.根据权利要求2所述的移位寄存器单元，其特征在于，所述第一翻转子模块包括第一晶体管，所述第一晶体管的栅极连接所述复位端，源极和漏极中的一个连接所述输入端，另一个连接所述第一节点；所述第二翻转子模块包括第二晶体管，所述第二晶体管的栅极连接所述复位端，源极和漏极中的一个连接高电平电压线，另一个连接所述第二节点。4.根据权利要求2所述的移位寄存器单元，其特征在于，所述下拉子模块包括第三晶体管、第四晶体管和第五晶...

【专利技术属性】
技术研发人员：王俪蓉，
申请(专利权)人：京东方科技集团股份有限公司，
类型：发明
国别省市：北京,11