栅极驱动单元和包括该栅极驱动单元的显示装置制造方法及图纸

一种栅极驱动单元包括：第一级至第n级，所述第一级至第n级根据起始信号顺序地分别输出第一栅极脉冲至第n栅极脉冲，其中n是大于2的整数；和虚拟级，所述虚拟级接收所述第n栅极脉冲，对第(n+1)Q节点进行充电并输出与时钟信号同步的虚拟脉冲，所述虚拟级接收复位信号并使所述第(n+1)Q节点放电，其中所述第一级至第n级接收所述复位信号并分别对第一QB节点至第n QB节点进行充电。

Grid drive unit and display device including the same

A gate driving unit includes: a first level to the N level, the first level to the N level according to the starting signal sequentially respectively outputs a first gate pulse to the gate pulse n, where n is the integer greater than 2; and the virtual, the virtual class receives the pulse of the N gate, (n+1) Q node charge and sync output clock signal and virtual pulse, the virtual stage receives the reset signal and the first Q node (n+1) discharge, wherein the first level to level n receives the reset signal and were on the first QB node to the N node QB charging.

【技术实现步骤摘要】
栅极驱动单元和包括该栅极驱动单元的显示装置相关申请的交叉引用本申请要求享有于2015年8月13日在韩国提交的韩国专利申请第10-2015-0114735号的优先权，通过引用将上述专利申请作为一个整体结合在此。
本公开内容涉及栅极驱动单元和包括该栅极驱动单元的显示装置，且更具体地说，涉及防止对虚拟级的节点进行充电的能力下降的栅极驱动单元和包括该栅极驱动单元的显示装置。
技术介绍
随着信息技术的快速发展，需要各种类型的用于显示图像的显示装置。近来，诸如液晶显示(LCD)装置、等离体子显示面板(PDP)装置和有机发光二极管显示(OLED)装置之类的平板显示(FPD)装置已经得到广泛发展并被应用于各种领域。这些显示装置包括用于驱动这些显示装置的驱动器。所述驱动器包括用于顺序地向栅极线提供栅极脉冲的栅极驱动单元和用于向数据线提供视频信号(即数据电压)的数据驱动单元。具体地，所述栅极驱动单元包括顺序地产生栅极脉冲的多个级。图1是示出根据现有技术的栅极驱动单元的各个级的视图。图2是示出输入到图1的虚拟级的输入信号、虚拟级的第(n+1)Q节点电压、虚拟级的第(n+1)QB节点电压和从虚拟级输出的虚拟脉冲的时序图。在图1和图2中，根据现有技术的栅极驱动单元包括第一级至第n级(n为大于2的整数)和虚拟级。第一级至第n级根据起始信号Vst和从前一级输出的栅极脉冲顺序地分别输出第一栅极脉冲Vout1至第n栅极脉冲Vout(n)。虚拟级接收第n栅极脉冲Vout(n)并输出虚拟脉冲Vout(n+1)。更具体地说，第一级接收起始信号Vst并根据输入到第一级的时钟信号Clk输出第一栅极脉冲Vout1。此时，从第一级输出的第一栅极脉冲Vout1被输入到下一级，由此启动下一级。接下来，第n级接收从前一级输出的栅极脉冲并根据输入到第n级的时钟信号Clk输出第n栅极脉冲Vout(n)。此时，从第n级输出的第n栅极脉冲Vout(n)被输入到前一级，由此复位前一级，并且所述第n栅极脉冲Vout(n)被输入到虚拟级，由此启动虚拟级。接下来，虚拟级接收从第n级输出的第n栅极脉冲Vout(n)并根据输入到虚拟级的时钟信号Clk输出虚拟脉冲Vout(n+1)。此时，从虚拟级输出的虚拟脉冲Vout(n+1)被输入到第n级，由此复位第n级。此外，虚拟级被输入到虚拟级的起始信号Vst复位。同时，每一帧结束时，第一级至第n级和虚拟级接收复位信号Rst以为下一帧做准备。在一帧期间，如上所述，复位信号Rst、起始信号Vst和时钟信号Clk被输入到栅极驱动单元。更具体地说，用于使前一帧复位的复位信号Rst首先被输入，随后用于启动当前帧的起始信号Vst在当前帧期间被输入。此外，时钟信号Clk以预定的间隔被周期性地输入。此时，在起始信号Vst被输入之后，当前帧的第一时钟信号Clk被输入。以下将描述从虚拟级输出虚拟脉冲Vout(n+1)的过程。从第n级输出的第n栅极脉冲Vout(n)被输入到虚拟级，由此虚拟级的第(n+1)Q节点Q(n+1)被充电至具有高电平电压Vdd。由于第(n+1)Q节点Q(n+1)的高电平电压Vdd，虚拟级根据时钟信号Clk输出虚拟脉冲Vout(n+1)。在此期间，包括在虚拟级中的晶体管的阈值电压与正偏置应力(positivebiasstress)PBTS的累积量成比例地朝着(+)方向移动或与负偏置应力(negativebiasstress)NBTS的累积量成比例地朝着(-)方向移动。特别地，正偏置应力PBTS在被第(n+1)QB节点QB(n+1)的电压导通的晶体管的栅极电极处累积。正偏置应力PBTS随着驱动时间的推移而成比例地增加，相应的晶体管由此劣化。由于被第(n+1)QB节点QB(n+1)的电压导通的晶体管因正偏置应力PBTS而劣化，因此对已充电的第(n+1)Q节点Q(n+1)的放电能力下降，并且对第(n+1)QB节点QB(n+1)的充电能力下降。也就是说，虚拟级的已充电的第(n+1)Q节点Q(n+1)被起始信号Vst放电，而第(n+1)QB节点QB(n+1)被在比起始信号Vst前的复位信号Rst充电。由于已充电的第(n+1)Q节点Q(n+1)没有完全地放电，因此降低了对第(n+1)QB节点QB(n+1)的充电能力。因此，由于第(n+1)QB节点QB(n+1)未被充分地充电，因此未被充分充电的第(n+1)Q节点Q(n+1)很容易放电。当已充电的第(n+1)Q节点Q(n+1)放电时，第(n+1)Q节点Q(n+1)根据时钟信号Clk而被再充电。此外，由于再充电的第(n+1)Q节点Q(n+1)的电压导致再次输出虚拟脉冲Vout(n+1)。结果，每一帧期间从虚拟级输出虚拟脉冲Vout(n+1)两次。第n级被两次输出的虚拟脉冲Vout(n+1)复位两次，这就导致了使显示装置的图像质量下降的问题。
技术实现思路
因此，本专利技术涉及一种基本上克服了由于现有技术的限制和缺点而导致的一个或多个问题的栅极驱动单元和包括该栅极驱动单元的显示装置。本专利技术的目的是提供一种即使晶体管因正偏置应力而劣化，也可防止对虚拟级的节点进行充电的能力下降的栅极驱动单元和包括该栅极驱动单元的显示装置。本专利技术的其它特征和优点一部分将在下面的描述中列出，这些特征和优点的另一部分根据这些描述将是显而易见的，或可以通过对本专利技术的实施而获悉。本专利技术的目的和其它优点可以通过说明书、权利要求书以及附图中具体指出的构造来实现和获得。为了获得这些和其他优点并根据本专利技术的目的，如在此具体和概括描述的，提供一种栅极驱动单元，所述栅极驱动单元包括：第一级至第n级，所述第一级至第n级根据起始信号顺序地分别输出第一栅极脉冲至第n栅极脉冲，其中n是大于2的整数；和虚拟级，所述虚拟级接收所述第n栅极脉冲，对第(n+1)Q节点进行充电并输出与时钟信号同步的虚拟脉冲，所述虚拟级接收复位信号并使所述第(n+1)Q节点放电，其中所述第一级至第n级接收所述复位信号并分别对第一QB节点至第nQB节点进行充电。另一方面，提供一种显示装置，所述显示装置包括：显示面板，所述显示面板包括彼此交叉的栅极线和数据线；数据驱动单元，所述数据驱动单元连接至所述数据线；栅极驱动单元，所述栅极驱动单元连接至所述栅极线并且包括第一级至第n级和虚拟级，其中所述第一级至第n级根据起始信号顺序地分别输出第一栅极脉冲至第n栅极脉冲，其中n是大于2的整数，其中所述虚拟级接收所述第n栅极脉冲，对第(n+1)Q节点进行充电并输出与时钟信号同步的虚拟脉冲，并且所述虚拟级接收复位信号并使所述第(n+1)Q节点放电，并且其中所述第一级至第n级接收所述复位信号并分别对第一QB节点至第nQB节点进行充电；和时序控制器，所述时序控制器控制所述数据驱动单元和所述栅极驱动单元。应该理解的是，对本专利技术进行的前面的概括描述和下面的详细描述都是示例性和解释性的，意在提供对要求保护的本专利技术的进一步说明。附图说明被包括来给本专利技术提供进一步理解并结合在本申请文件中组成本申请文件一部分的附图图解了本专利技术的实施方式，并与说明书一起用于解释本专利技术的原理。在附图中：图1是示出根据现有技术的栅极驱动单元的级的视图；图2是示出输入到图1的虚拟级的输入信号、虚拟级的第(n+1)Q节点电压、虚拟级的本文档来自技高网...

【技术保护点】
一种栅极驱动单元，包括：第一级至第n级，所述第一级至第n级根据起始信号和从前一级输出的栅极脉冲顺序地分别输出第一栅极脉冲至第n栅极脉冲，其中n是大于2的整数；和虚拟级，所述虚拟级接收所述第n栅极脉冲，对第(n+1)Q节点进行充电并输出与时钟信号同步的虚拟脉冲，并且所述虚拟级接收复位信号并使所述第(n+1)Q节点放电，其中所述第一级至第n级接收所述复位信号，并分别对第一QB节点至第n QB节点进行充电。

【技术特征摘要】
2015.08.13 KR 10-2015-01147351.一种栅极驱动单元，包括：第一级至第n级，所述第一级至第n级根据起始信号和从前一级输出的栅极脉冲顺序地分别输出第一栅极脉冲至第n栅极脉冲，其中n是大于2的整数；和虚拟级，所述虚拟级接收所述第n栅极脉冲，对第(n+1)Q节点进行充电并输出与时钟信号同步的虚拟脉冲，并且所述虚拟级接收复位信号并使所述第(n+1)Q节点放电，其中所述第一级至第n级接收所述复位信号，并分别对第一QB节点至第nQB节点进行充电。2.根据权利要求1所述的栅极驱动单元，其中所述虚拟级接收所述起始信号并对第(n+1)QB节点进行充电。3.根据权利要求2所述的栅极驱动单元，其中所述第n级接收第(n-1)级的栅极脉冲，并对第nQ节点进行充电，并且所述第n级接收所述虚拟脉冲并使所述第nQ节点放电。4.根据权利要求3所述的栅极驱动单元，其中所述虚拟级包括：对所述第(n+1)Q节点进行充电和放电的第一充电和放电部；对所述第(n+1)QB节点进行充电和放电的第二充电和放电部；输出所述虚拟脉冲的上拉晶体管；和输出低电平电压的下拉晶体管。5.根据权利要求4所述的栅极驱动单元，其中所述第一充电和放电部包括：第一晶体管，所述第一晶体管包括连接至第n栅极脉冲输出端子的栅极电极、连接至高电平电压端子的第一电极和连接至所述第(n+1)Q节点的第二电极；第二晶体管，所述第二晶体管包括连接至复位信号线的栅极电极、连接至所述第(n+1)Q节点的第一电极和连接至低电平电压端子的第二电极；和第三晶体管，所述第三晶体管包括连接至所述第(n+1)QB节点的栅极电极、连接至所述第(n+1)Q节点的第一电极和连接至所述低电平电压端子的第二电极。6.根据权利要求5所述的栅极驱动单元，其中所述第二充电和放电部包括：第四晶体管，所述第四晶体管包括连接至所述第(n+1)Q节点的栅极电极、连接至所...

【专利技术属性】
技术研发人员：朴玄镐，梁基荣，
申请(专利权)人：乐金显示有限公司，
类型：发明
国别省市：韩国,KR