存储器抹除方法、存储器控制电路单元及存储器存储装置制造方法及图纸

本发明专利技术提供一种用于可重写式非易失性存储器模块的存储器抹除方法、存储器控制电路单元及存储器存储装置，所述方法包括：依据抹除指令识别欲抹除逻辑地址范围及其所属逻辑单元；判断此逻辑单元是否映射任一实体抹除单元，并且倘若此逻辑单元无映射实体抹除单元时，在未执行实体抹除操作下传送抹除指令完成信息以回应此抹除指令。本方法还包括：倘若对应此逻辑单元的母实体抹除单元已被指派且无实体抹除单元作为对应此逻辑单元的子实体抹除单元时，建立对应此逻辑单元的抹除索引表，并且将此抹除索引表中对应欲抹除逻辑地址范围的比特标记为代表逻辑地址已被抹除的值。本发明专利技术能够大幅缩短执行抹除指令的时间。

Memory erasing method, memory control circuit unit, and memory storage device

The present invention provides a method for rewritable nonvolatile memory erase memory module method, memory control circuit unit and a memory storage device, the method comprises: according to erase erase command recognition logic address area and the logic unit; the logic unit is any mapping entity erase unit, and if this logic no unit mapping entity erase unit, erase operation under transfer instruction to complete information in response to the erase erase instruction execution in an entity. The method also includes: if the parent entity corresponding to the logic unit unit has been assigned to erase and no entity erase unit as a logical unit corresponding to the sub entity erase unit, set up corresponding to the logic unit of erase index table and the index table corresponding to erase erase bit mark logical address range represented in the logical address values have been erased. The invention can substantially shorten the execution time of erasing instructions.

【技术实现步骤摘要】
存储器抹除方法、存储器控制电路单元及存储器存储装置
本专利技术涉及一种存储器抹除方法，尤其涉及一种用于可重写式非易失性存储器模块的存储器抹除方法以及使用此方法的存储器控制电路单元与存储器存储装置。
技术介绍
数字相机、手机与MP3在这几年来的成长十分迅速，使得消费者对存储媒体的需求也急速增加。由于可重写式非易失性存储器(rewritablenon-volatilememory)模块具有数据非易失性、省电、体积小、无机械结构、读写速度快等特性，最适于可携式电子产品，例如笔记型电脑。固态硬盘就是一种以可重写式非易失性存储器模块作为储存媒体的存储装置。因此，近年可重写式非易失性存储器存储装置产业成为电子产业中相当热门的一环。一般来说，可重写式非易失性存储器存储装置必须先经过格式化程序，才能被用来储存数据。又或者，当使用者想要将储存于可重写式非易失性存储器中的数据彻底删除，使用者会对可重写式非易失性存储器存储装置进行格式化操作。具体来说，以安全数字(SecureDigital,SD)标准为例，当使用者使用主机系统的操作接口对连接至主机系统的可重写式非易失性存储器存储装置下达格式化指令时，指示有起始逻辑地址(CMD32)、结束逻辑地址(CMD32)和执行抹除(CMD38)的抹除指令会下达给可重写式非易失性存储器存储装置，并且可重写式非易失性存储器存储装置的存储器控制器会依据抹除指令中的起始逻辑地址和结束逻辑地址来执行抹除操作。也就是说，之后，当主机系统欲从已执行抹除操作的逻辑地址范围中读取数据时，存储器控制器会将预设数据(例如，每个比特皆为0的数据)传送给主机系统。然而，每次接收的抹除指令的欲抹除逻辑范围不尽相同，特别是，随着可重写式非易失性存储器存储装置的容量越来越大，若每次接收的抹除指令所指示的欲抹除逻辑范围较小时，存储器控制器需反复地执行接收指令与执行抹除操作，由此造成格式化所需要的时间也随着大幅地增加。因此，实有必要研发一套能够快速地对可重写式非易失性存储器存储装置执行格式化的机制。
技术实现思路
本专利技术提供一种存储器抹除方法、存储器控制电路单元及存储器存储装置，其能够大幅缩短执行抹除指令的时间。本专利技术的一范例实施例提出一种用于一可重写式非易失性存储器模块的存储器抹除方法，此可重写式非易失性存储器模块具有多个实体抹单元且每一实体抹除单元具有多个实体程序化单元。本存储器抹除方法包括：接收抹除指令，并且依据此抹除指令识别欲抹除逻辑地址范围，其中此欲抹除逻辑地址范围属于第一逻辑单元。本方法还包括：依据逻辑地址-实体地址映射表，判断第一逻辑单元是否映射任一实体抹除单元，并且倘若第一逻辑单元无映射实体抹除单元时，在未对该可重写式非易失性存储器模块实际地执行抹除操作下，传送抹除指令完成信息以回应此抹除指令。本方法还包括：倘若第一实体抹除单元被指派作为对应第一逻辑单元的母实体抹除单元且无实体抹除单元作为对应第一逻辑单元的子实体抹除单元时，建立对应第一逻辑单元的抹除索引表，并且将此抹除索引表的多个比特之中至少一个比特标记为第一值，其中第一逻辑单元被划分为多个逻辑地址区域，此些比特的每一个比特是对应此些逻辑地址区域的其中之一，且上述欲抹除逻辑地址范围为被标记为第一值的至少一比特对应的逻辑地址区域。在本专利技术的一范例实施例中，上述存储器抹除方法还包括：在建立对应第一逻辑单元的抹除索引表，并且将抹除索引表的比特之中的至少一比特标记为该第一值之后，倘若有属于欲抹除逻辑地址范围的数据被储存在对应第一逻辑单元的暂存实体抹除单元中时，删除对应欲抹除逻辑地址范围的映射登录。在本专利技术的一范例实施例中，上述存储器抹除方法还包括：在建立对应第一逻辑单元的抹除索引表，并且将抹除索引表的比特之中的至少一比特标记为该第一值之后，判断是否有属于欲抹除逻辑地址范围的数据被储存在对应第一逻辑单元的暂存实体抹除单元中。在本专利技术的一范例实施例中，上述存储器抹除方法还包括：删除对应欲抹除逻辑地址范围的映射登录之后，更新对应第一逻辑单元的暂存实体抹除单元的暂存映射表。在本专利技术的一范例实施例中，上述判断第一逻辑单元是否映射此些实体抹除单元之中的任一实体抹除单元的步骤包括：判断是否任一实体抹除单元被指派作为对应第一逻辑单元的母实体抹除单元；判断是否任一实体抹除单元被指派作为对应第一逻辑单元的子实体抹除单元；判断是否任一实体抹除单元被指派作为对应第一逻辑单元的暂存实体抹除单元；并且倘若无实体抹除单元被指派作为对应第一逻辑单元的母实体抹除单元、子实体抹除单元与暂存实体抹除单元时，识别第一逻辑单元无映射实体抹除单元。在本专利技术的一范例实施例中，上述建立对应第一逻辑单元的抹除索引表的步骤包括：动态地依据逻辑单元的大小设定每一个逻辑地址区域的大小，依据每一个逻辑地址区域的大小计算逻辑地址区域的数目，并且根据逻辑地址区域的数目配置抹除索引表的比特。在本专利技术的一范例实施例中，上述存储器抹除方法还包括：倘若第二实体抹除单元已被程序化作为对应第一逻辑单元的子实体抹除单元时，判断欲抹除逻辑地址范围的起始逻辑地址是否接续前一个抹除指令指示的结束逻辑地址；倘若欲抹除逻辑地址范围的起始逻辑地址接续前一个抹除指令指示的结束逻辑地址时，判断欲抹除逻辑地址范围的结束逻辑地址是否等于第一逻辑单元的结束逻辑地址；以及倘若欲抹除逻辑地址范围的结束逻辑地址等于第一逻辑单元的结束逻辑地址时，在逻辑地址-实体地址映射表中删除第一逻辑单元的映射登录。在本专利技术的一范例实施例中，上述存储器抹除方法还包括：倘若欲抹除逻辑地址范围的起始逻辑地址非接续前一个抹除指令指示的结束逻辑地址时，将预设数据程序化至第二实体抹除单元的至少一实体程序化单元中，其中第二实体抹除单元的此至少一实体程序化单元映射欲抹除逻辑地址范围。在本专利技术的一范例实施例中，上述存储器抹除方法还包括：倘若欲抹除逻辑地址范围的结束逻辑地址不等于第一逻辑单元的结束逻辑地址时，将预设数据程序化至第二实体抹除单元的至少一实体程序化单元中，其中第二实体抹除单元的此至少一实体程序化单元映射欲抹除逻辑地址范围。本专利技术的一范例实施例提出一种用于控制一可重写式非易失性存储器模块的存储器控制电路单元。此存储器控制电路单元包括：主机接口、存储器接口和存储器管理电路。主机接口用以电性连接至主机系统。存储器接口用以电性连接至可重写式非易失性存储器模块，其中此可重写式非易失性存储器模块具有多个实体抹单元且每一实体抹除单元具有多个实体程序化单元。存储器管理电路电性连接至主机接口和存储器接口。存储器管理电路用以接收抹除指令，且依据抹除指令识别欲抹除逻辑地址范围，其中此欲抹除逻辑地址范围属于第一逻辑单元。存储器管理电路还用以依据逻辑地址-实体地址映射表，判断第一逻辑单元是否映射任一实体抹除单元。倘若第一逻辑单元无映射实体抹除单元时，存储器管理电路还用以在未对可重写式非易失性存储器模块实际地执行抹除操作下，传送抹除指令完成信息以回应此抹除指令。倘若第一实体抹除单元被指派作为对应第一逻辑单元的母实体抹除单元且无实体抹除单元作为对应第一逻辑单元的子实体抹除单元时，存储器管理电路还用以建立对应第一逻辑单元的抹除索引表，将抹除索引表的多个比特之中至少一个比特标记为第一值，其中第一逻辑单元被划分为多本文档来自技高网...

【技术保护点】
一种存储器抹除方法，用于一可重写式非易失性存储器模块，其特征在于，所述可重写式非易失性存储器模块具有多个实体抹单元且所述多个实体抹除单元之中的每一实体抹除单元具有多个实体程序化单元，所述存储器抹除方法包括：接收一抹除指令；依据所述抹除指令识别一欲抹除逻辑地址范围，其中所述欲抹除逻辑地址范围属于一第一逻辑单元；倘若所述第一逻辑单元无映射所述多个实体抹除单元之中的实体抹除单元时，在未对所述可重写式非易失性存储器模块实际地执行一抹除操作下，传送一抹除指令完成信息以回应所述抹除指令；倘若所述多个实体抹除单元之中的一第一实体抹除单元被指派作为对应所述第一逻辑单元的一母实体抹除单元且所述多个实体抹除单元之中无实体抹除单元作为对应所述第一逻辑单元的一子实体抹除单元时，建立对应所述第一逻辑单元的一抹除索引表，并且将所述抹除索引表的多个比特之中至少一个比特标记为一第一值，其中所述第一逻辑单元被划分为多个逻辑地址区域，所述多个比特的每一个比特是对应所述多个逻辑地址区域的其中之一，且所述欲抹除逻辑地址范围为所述至少一比特对应的逻辑地址区域。

【技术特征摘要】
1.一种存储器抹除方法，用于一可重写式非易失性存储器模块，其特征在于，所述可重写式非易失性存储器模块具有多个实体抹单元且所述多个实体抹除单元之中的每一实体抹除单元具有多个实体程序化单元，所述存储器抹除方法包括：接收一抹除指令；依据所述抹除指令识别一欲抹除逻辑地址范围，其中所述欲抹除逻辑地址范围属于一第一逻辑单元；倘若所述第一逻辑单元无映射所述多个实体抹除单元之中的实体抹除单元时，在未对所述可重写式非易失性存储器模块实际地执行一抹除操作下，传送一抹除指令完成信息以回应所述抹除指令；倘若所述多个实体抹除单元之中的一第一实体抹除单元被指派作为对应所述第一逻辑单元的一母实体抹除单元且所述多个实体抹除单元之中无实体抹除单元作为对应所述第一逻辑单元的一子实体抹除单元时，建立对应所述第一逻辑单元的一抹除索引表，并且将所述抹除索引表的多个比特之中至少一个比特标记为一第一值，其中所述第一逻辑单元被划分为多个逻辑地址区域，所述多个比特的每一个比特是对应所述多个逻辑地址区域的其中之一，且所述欲抹除逻辑地址范围为所述至少一比特对应的逻辑地址区域。2.根据权利要求1所述的存储器抹除方法，其特征在于，还包括：在建立对应所述第一逻辑单元的所述抹除索引表，并且将所述抹除索引表的所述多个比特之中所述至少一个比特标记为所述第一值之后，倘若有属于所述欲抹除逻辑地址范围的数据被储存在对应所述第一逻辑单元的一暂存实体抹除单元中时，删除对应所述欲抹除逻辑地址范围的一映射登录。3.根据权利要求2所述的存储器抹除方法，其特征在于，还包括：在建立对应所述第一逻辑单元的所述抹除索引表，并且将所述抹除索引表的所述多个比特之中所述至少一个比特标记为所述第一值之后，判断是否有属于所述欲抹除逻辑地址范围的数据被储存在对应所述第一逻辑单元的所述暂存实体抹除单元中。4.根据权利要求2所述的存储器抹除方法，其特征在于，还包括：在删除对应所述欲抹除逻辑地址范围的所述映射登录之后，更新对应所述第一逻辑单元的所述暂存实体抹除单元的一暂存映射表。5.根据权利要求1所述的存储器抹除方法，其特征在于，上述判断所述第一逻辑单元是否映射所述多个实体抹除单元之中的任一实体抹除单元的步骤包括：判断是否所述多个实体抹除单元之中的任一实体抹除单元被指派作为对应所述第一逻辑单元的所述母实体抹除单元；判断是否所述多个实体抹除单元之中的任一实体抹除单元被指派作为对应所述第一逻辑单元的所述子实体抹除单元；判断是否所述多个实体抹除单元之中的任一实体抹除单元被指派作为对应所述第一逻辑单元的一暂存实体抹除单元；以及倘若所述多个实体抹除单元之中无实体抹除单元被指派作为对应所述第一逻辑单元的所述母实体抹除单元、所述子实体抹除单元与一暂存实体抹除单元时，识别所述第一逻辑单元无映射所述多个实体抹除单元之中的实体抹除单元。6.根据权利要求1所述的存储器抹除方法，其特征在于，上述建立对应所述第一逻辑单元的所述抹除索引表的步骤包括：动态地依据所述逻辑单元的大小设定所述多个逻辑地址区域的每一个逻辑地址区域的大小，依据所述多个逻辑地址区域的每一个逻辑地址区域的大小计算所述多个逻辑地址区域的数目，并且根据所述多个逻辑地址区域的数目配置所述抹除索引表的所述比特。7.根据权利要求1所述的存储器抹除方法，其特征在于，还包括：倘若所述多个实体抹除单元之中的一第二实体抹除单元已被程序化作为对应所述第一逻辑单元的所述子实体抹除单元时，判断所述欲抹除逻辑地址范围的一起始逻辑地址是否接续前一个抹除指令指示的一结束逻辑地址；倘若所述欲抹除逻辑地址范围的所述起始逻辑地址接续所述前一个抹除指令指示的所述结束逻辑地址时，判断所述欲抹除逻辑地址范围的一结束逻辑地址是否等于所述第一逻辑单元的一结束逻辑地址；以及倘若所述欲抹除逻辑地址范围的所述结束逻辑地址等于所述第一逻辑单元的所述结束逻辑地址时，在所述逻辑地址-实体地址映射表中删除所述第一逻辑单元的映射登录。8.根据权利要求7所述的存储器抹除方法，其特征在于，还包括：倘若所述欲抹除逻辑地址范围的所述起始逻辑地址非接续所述前一个抹除指令指示的所述结束逻辑地址时，将一预设数据程序化至所述第二实体抹除单元的至少一实体程序化单元中，其中所述第二实体抹除单元的所述至少一实体程序化单元映射所述欲抹除逻辑地址范围。9.根据权利要求7所述的存储器抹除方法，其特征在于，还包括：倘若所述欲抹除逻辑地址范围的所述结束逻辑地址不等于所述第一逻辑单元的所述结束逻辑地址时，将一预设数据程序化至所述第二实体抹除单元的至少一实体程序化单元中，其中所述第二实体抹除单元的所述至少一实体程序化单元映射所述欲抹除逻辑地址范围。10.一种存储器控制电路单元，用于控制一可重写式非易失性存储器模块，其特征在于，所述存储器控制电路单元包括：一主机接口，用以电性连接至一主机系统；一存储器接口，用以电性连接至所述可重写式非易失性存储器模块，其中所述可重写式非易失性存储器模块具有多个实体抹除单元且所述多个实体抹除单元之中的每一实体抹除单元具有多个实体程序化单元；以及一存储器管理电路，电性连接至所述主机接口与所述存储器接口，其中所述存储器管理电路用以接收一抹除指令，且依据所述抹除指令识别一欲抹除逻辑地址范围，其中所述欲抹除逻辑地址范围属于一第一逻辑单元；其中所述存储器管理电路还用以依据一逻辑地址-实体地址映射表，判断所述第一逻辑单元是否映射所述多个实体抹除单元之中的任一实体抹除单元，倘若所述第一逻辑单元无映射所述多个实体抹除单元之中的实体抹除单元时，所述存储器管理电路还用以在未对所述可重写式非易失性存储器模块实际地执行一抹除操作下，传送一抹除指令完成信息以回应所述抹除指令，倘若所述多个实体抹除单元之中的一第一实体抹除单元被指派作为对应所述第一逻辑单元的一母实体抹除单元且所述多个实体抹除单元之中无实体抹除单元作为对应所述第一逻辑单元的一子实体抹除单元时，所述存储器管理电路还用以建立对应所述第一逻辑单元的一抹除索引表，将所述抹除索引表的多个比特之中至少一个比特标记为一第一值，其中所述第一逻辑单元被划分为多个逻辑地址区域，所述多个比特的每一个比特是对应所述多个逻辑地址区域的其中之一，且所述欲抹除逻辑地址范围为所述至少一比特对应的逻辑地址区域。11.根据权利要求10所述的存储器控制电路单元，其特征在于，在建立对应所述第一逻辑单元的所述抹除索引表，并且将所述抹除索引表的所述多个比特之中的所述至少一个比特标记为所述第一值之后，倘若有属于所述欲抹除逻辑地址范围的数据被储存在对应所述第一逻辑单元的所述暂存实体抹除单元中时，所述存储器管理电路还用以删除对应所述欲抹除逻辑地址范围的一映射登录。12.根据权利要求11所述的存储器控制电路单元，其特征在于，在建立对应所述第一逻辑单元的所述抹除索引表，并且将所述抹除索引表的所述多个比特之中的所述至少一个比特标记为所述第一值之后，所述存储器管理电路还用以判断是否有属于所述欲抹除逻辑地址范围的数据被储存在对应所述第一逻辑单元的所述暂存实体抹除单元中。13.根据权利要求11所述的存储器控制电路单元，其特征在于，在删除对应所述欲抹除逻辑地址范围的所述映射登录之后，所述存储器管理电路还用以更新对应所述第一逻辑单元的所述暂存实体抹除单元的一暂存映射表。14.根据权利要求10所述的存储器控制电路单元，其特征在于，在判断所述第一逻辑单元是否映射所述多个实体抹除单元之中的任一实体抹除单元的操作中，所述存储器管理电路判断是否所述多个实体抹除单元之中的任一实体抹除单元被指派作为对应所述第一逻辑单元的所述母实体抹除单元，判断是否所述多个实体抹除单元之中的任一实体抹除单元被指派作为对应所述第一逻辑单元的所述子实体抹除单元并且判断是否所述多个实...

【专利技术属性】
技术研发人员：陈建佑，蔡岳轩，
申请(专利权)人：合肥兆芯电子有限公司，
类型：发明
国别省市：安徽,34