一种芯片防功耗攻击的电路制造技术

本实用新型专利技术涉及一种芯片防功耗攻击的电路。本实用新型专利技术包括NMOS开关、充电电容、滤波电阻、滤波电容、充电电压比较器、开关电压比较器、二输入与门。NMOS开关的源端接芯片的外部电源，充电电压比较器的输出端和滤波电阻接NMOS开关K的栅端，NMOS开关的漏端、充电电容的正极和充电电压比较器的输入端接芯片的内部电源。滤波电容的正极和滤波电阻接开关电压比较器的输入端，开关电压比较器的输出端接二输入与门的一个输入端，二输入与门的另一个输入端接芯片的外部复位管脚，二输入与门的输出端作为芯片的内部复位信号。本实用新型专利技术破坏了功耗信息中蕴含的有用信息，提高了芯片的保护能力，而且具备自我主动防护功能。

Chip anti power consumption attack circuit

The utility model relates to a chip anti power consumption attack circuit. The utility model comprises an NMOS switch, a charging capacitor, a filter resistor, a filter capacitor, a charging voltage comparator, a switch voltage comparator, and a two input and gate. NMOS switch source terminal chip external power output and the filter resistance is connected to the NMOS switch K the gate terminal of the charging voltage comparator, NMOS switch drain, charging capacitor anode and charging voltage comparator is connected with the input end of the chip's internal power supply. Filter capacitor anode and filter resistance is connected with the input end of the switch voltage comparator, the output terminal of the voltage comparator switch with two input and one input end, another input two input and gate terminal chip external reset pin, the output end of two input and gate as the internal reset signal chip. The utility model destroys the useful information contained in the power consumption information, improves the protection ability of the chip, and has the function of self initiative protection.

【技术实现步骤摘要】
一种芯片防功耗攻击的电路所属领域本技术属于集成电路
，涉及一种芯片防功耗攻击的电路。
技术介绍
电子产品包含大量安全相关的信息，如账号，密码，机密信息等。这些信息需要芯片来保护。芯片采用复杂的认证算法，密钥来对于需要保护的信息进行保护，使之免于未授权的使用。如使用AES等加解密算法来保护数据。但是随着攻击技术的升级，一类功耗攻击方法使用单纯的算法保护容易被攻破。采用适当仪器对加解密设备在运行加解密算法时所泄漏出的能量信息进行测量，得到功率曲线，然后对所得到的大量功率曲线进行统计分析，推测出密钥，实现了密钥的破解。这种功耗攻击方法比传统数字攻击方法有更大的威胁性。芯片需要增加各种保护措施对黑客攻击进行防御。当芯片对不同密码值进行计算时，由于值不同会导致计算时消耗的功耗也不同。因此通过分析芯片的功耗信息可以反推出密码值。现有的保护措施有在时钟上增加扰动，在芯片增加冗余模块，在算法上增加复杂性。但是这些技术只是增加功耗信息中的冗余度，减少了有用信息的信噪比，增加了功耗攻击的难度，没有根本上解决功耗攻击问题。
技术实现思路
本技术的目的是针对现有技术的不足，特别是对抗功耗攻击，提供一种芯片防功耗攻击的电路，利用该电路破坏了功耗信息中蕴含的有用信息，提高了芯片的保护能力，而且具备自我主动防护功能。本技术包括一个NMOS开关K、一个充电电容C1、一个滤波电容C2、一个滤波电阻R、一个充电电压比较器CMP1、一个开关电压比较器CMP2、一个二输入与门AND。NMOS开关K的源端接芯片的外部电源，充电电压比较器CMP1的输出端和滤波电阻R的一端接NMOS开关K的栅端，NMOS开关K的漏端、充电电容C1的正极和充电电压比较器CMP1的输入端接芯片的内部电源，充电电容C1的负极接地。滤波电容C2的正极和滤波电阻R的另一端接开关电压比较器CMP2的输入端，滤波电容C2的负极接地。开关电压比较器CMP2的输出端接二输入与门AND的一个输入端，二输入与门AND的另一个输入端接芯片的外部复位管脚，二输入与门AND的输出端作为芯片的内部复位信号。充电电压比较器CMP1输入端的输入电压大于阈值电压时，输出端输出低电压；充电电压比较器CMP1输入端的输入电压小于阈值电压时，输出端输出高电平；阈值电压由芯片的外部电源通过分压电阻分压得到；开关电压比较器CMP2输入端的输入电压大于阈值电压时，输出端输出低电压；开关电压比较器CMP2输入端的输入电压小于阈值电压时，输出端输出高电平；阈值电压由芯片的外部电源通过分压电阻分压得到；当NMOS开关K栅端的电压为高电平时，NMOS开关的源端与漏端低阻连通；当栅端的电压为低电平时，NMOS开关的源端与漏端高阻断开。本技术在芯片的外部电源与内部电源之间设置NMOS开关或PMOS开关，充电电容的一端接入NMOS开关或PMOS与内部电源之间；当芯片上电后，NMOS开关或PMOS开关关闭，外部电源给充电电容充电；当芯片开始加解密工作时，NMOS开关或PMOS开关打开，芯片内部与外部电源断开连接，芯片内部电路依赖充电电容供电；当充电电容的电量降低到阈值后，芯片暂时停止工作，NMOS开关或PMOS开关关闭，外部电源给充电电容充电；当电容充满电量后，NMOS开关或PMOS开关打开，芯片内部与外部电源断开连接，芯片内部电路依赖充电电容供电继续工作。芯片工作期间，芯片内部与外部电源断开，芯片外部测量到的功耗信息与芯片的加解密操作无关，即令功耗攻击手段失效。由于在NMOS开关断开时，芯片的内部电路的操作不会在芯片外部电源上产生扰动，因此破坏了功耗攻击的功耗传播路径，从而使用功耗相关的攻击方法失效，因而提高芯片的抗攻击能力。由于在芯片加解密操作期间，芯片内部与外部电源断开，所以在芯片外部测量到的功耗信息就与芯片的加解密操作无关。所以现使用的功耗攻击手段就失效了。本技术使得传统功耗攻击的手段失效，同时对NMOS开关的控制信号进行保护，防止出现NMOS开关被攻击，进一步提高了芯片的安全性。附图说明图1为本技术的电路图。具体实施方式如图1所示，一种芯片防功耗攻击的电路包括一个NMOS开关K、一个充电电容C1、一个滤波电容C2、一个滤波电阻R、一个充电电压比较器CMP1、一个开关电压比较器CMP2、一个二输入与门AND。NMOS开关K的源端接芯片的外部电源，充电电压比较器CMP1的输出端和滤波电阻R的一端接NMOS开关K的栅端，NMOS开关K的漏端、充电电容C1的正极和充电电压比较器CMP1的输入端接芯片的内部电源，充电电容C1的负极接地。滤波电容C2的正极和滤波电阻R的另一端接开关电压比较器CMP2的输入端，滤波电容C2的负极接地。开关电压比较器CMP2的输出端接二输入与门AND的一个输入端，二输入与门AND的另一个输入端接芯片的外部复位管脚，二输入与门AND的输出端作为芯片的内部复位信号。充电电压比较器CMP1输入端的输入电压大于阈值电压时，输出端输出低电压；充电电压比较器CMP1输入端的输入电压小于阈值电压时，输出端输出高电平；阈值电压由芯片的外部电源通过分压电阻分压得到；开关电压比较器CMP2输入端的输入电压大于阈值电压时，输出端输出低电压；开关电压比较器CMP2输入端的输入电压小于阈值电压时，输出端输出高电平；阈值电压由芯片的外部电源通过分压电阻分压得到；当NMOS开关K栅端的电压为高电平时，NMOS开关的源端与漏端低阻连通；当栅端的电压为低电平时，NMOS开关的源端与漏端高阻断开。该电路是在芯片的外部电源与内部电源之间设置NMOS开关，充电电容的一端接入NMOS开关与内部电源之间；当芯片上电后，NMOS开关关闭，外部电源给充电电容充电；当芯片开始加解密工作时，NMOS开关打开，芯片内部与外部电源断开连接，芯片内部电路依赖充电电容供电；当充电电容的电量降低到阈值后，芯片暂时停止工作，NMOS开关关闭，外部电源给充电电容充电；当电容充满电量后，NMOS开关打开，芯片内部与外部电源断开连接，芯片内部电路依赖充电电容供电继续工作。芯片工作期间，芯片内部与外部电源断开，芯片外部测量到的功耗信息与芯片的加解密操作无关，即令功耗攻击手段失效。当芯片上电后，充电电容C1的正极为低电压，充电电压比较器CMP1输出高电平，NMOS开关K开启，外部电源通过NMOS的漏端与源端向充电电容C1充电；当充电电容C1的正极电压超过充电电压比较器CMP1的阈值电压后，充电电压比较器CMP1的输出端输出低电压，NMOS开关K断开，充电电容C1向芯片内部的保护电路供电，充电电容的C1正极电压缓慢降低；当充电电容C1的正极电压低于充电电压比较器CMP1的阈值电压，充电电压比较器CMP1的输出端输出高电平，NMOS开关K开启，外部电源通过NMOS开关K的漏端与源端向充电电容C1充电；从此往复，直到芯片断电。滤波电阻R与滤波电容C2的连接方式组成一个低通滤波器；当正常工作时，外部复位为高电平，NMOS开关K的栅端电平为高电平与低电平交替，滤波电容C2的正极电压为介于高电平与低电平之间的电平，滤波电容C2的正极的电压低于开关电压比较器CMP2的阈值电压，开关电压比较器CMP2的输出端输出为高电平，二输入与门AND的输出为高电平本文档来自技高网...

【技术保护点】
一种芯片防功耗攻击的电路，其特征在于：包括一个NMOS开关K、一个充电电容C1、一个滤波电容C2、一个滤波电阻R、一个充电电压比较器CMP1、一个开关电压比较器CMP2、一个二输入与门AND；所述的NMOS开关K的源端接芯片的外部电源，充电电压比较器CMP1的输出端和滤波电阻R的一端接NMOS开关K的栅端，NMOS开关K的漏端、充电电容C1的正极和充电电压比较器CMP1的输入端接芯片的内部电源，充电电容C1的负极接地；滤波电容C2的正极和滤波电阻R的另一端接开关电压比较器CMP2的输入端，滤波电容C2的负极接地；开关电压比较器CMP2的输出端接二输入与门AND的一个输入端，二输入与门AND的另一个输入端接芯片的外部复位管脚，二输入与门AND的输出端作为芯片的内部复位信号。

【技术特征摘要】
1.一种芯片防功耗攻击的电路，其特征在于：包括一个NMOS开关K、一个充电电容C1、一个滤波电容C2、一个滤波电阻R、一个充电电压比较器CMP1、一个开关电压比较器CMP2、一个二输入与门AND；所述的NMOS开关K的源端接芯片的外部电源，充电电压比较器CMP1的输出端和滤波电阻R的一端接NMOS开关K的栅端，NMOS开关K的漏端、充电电容C1的正极和充电电压比较器CMP1的输入端接芯片的内部电源，充电电容C1的负极接地；滤波电容C2的正极和滤波电阻R的另一端接开关电压比较器CMP2的输入端，滤波电容C2的负极接地；开关电压比较器CMP2的输出端接二输入与门AND的一个输入端，二...

【专利技术属性】
技术研发人员：梁骏，黄凤娇，王洪海，王波，赵灵芝，
申请(专利权)人：杭州国芯科技股份有限公司，
类型：新型
国别省市：浙江,33