非易失性半导体存储装置及其擦除方法制造方法及图纸

本发明专利技术提供一种非易失性半导体存储装置及其擦除方法。本发明专利技术的非易失性半导体快闪存储器包含形成有NAND型串的存储器阵列。存储器阵列包含多个全局块，一个全局块包含多个块，一个块包含多个NAND型串，多个全局块的各个分别形成阱内全局块选择部件，选择多个全局块中的任一全局块；块选择部件，自由全局块选择部件选择的全局块内的块中选择块；擦除部件，擦除由块选择部件选择的块。当对所选择的全局块进行选择块的擦除后，下一选择块处于邻接的关系时，将蓄积于其中一P阱上的电荷放电至另一P阱后进行下一选择块的擦除。由此在邻接的P阱间共用电荷而实现低功耗化。

【技术实现步骤摘要】

本专利技术涉及一种非易失性半导体存储装置，尤其涉及一种具有与非(NAND)串(string)的非易失性半导体存储装置及其擦除方法。
技术介绍
快闪存储器作为存储元件而被广泛用于数码相机、智能手机等电子设备。在此类市场中，对于快闪存储器进一步要求小型化、大容量化，且要求高速化、低功耗化。NAND型快闪存储器具备配置有多个块的存储器阵列，所述块是将多个NAND串沿列方向配置而成。NAND串是包含串联连接的多个存储胞元与连接于其两端的选择晶体管而构成，其中一个端部通过位线侧选择晶体管而连接于位线，另一个端部通过源极线侧选择晶体管而连接于源极线。在NAND型快闪存储器中，以块为单位来进行数据擦除。此时，将所选择的块的字线设为0V或低于P阱的电压，对形成存储胞元阵列的P阱施加长条型的正电压的擦除脉冲，施加擦除脉冲后，P阱的电位恢复到0V。在擦除后，通过校验(verify)读出，而判定选择块内的存储胞元的阈值是否成为某值以下。若块内的所有胞元的阈值为某值以下，则擦除动作完成，但若有一部分胞元的阈值为某值以上，则再次施加擦除脉冲PS，并再次进行校验读出(例如日本专利特开2012-027979号公报)。今后，随着物联网等的普及，产生电子设备的电量消耗的抑制、及电子设备间的高速数据通信的必要性。伴随于此，对于搭载在电子设备中的快闪存储器，也进一步要求低功耗化。
技术实现思路
本专利技术提供一种非易失性半导体存储装置，以降低功耗。本专利技术的非易失性半导体存储装置包括：存储器阵列，包括多个全局块，一个全局块包括多个块，一个块包括多个NAND串，多个全局块的各个分别形成于阱内；全局块选择部件，选择多个全局块中的任一个全局块；块选择部件，自由所述全局块选择部件选择的全局块内的多个块中选择块；以及擦除部件，擦除由所述块选择部件选择的块，所述擦除部件对所选择的全局块的阱施加擦除电压，且对所选择的块的字线施加基准电压，并且在所述擦除部件对其中一阱的块进行擦除后进而对另一阱的块进行擦除的情况下，将积累在其中一阱的电荷供给至另一阱。优选的是，所述擦除部件在判定所述其中一阱与所述另一阱是否处于邻接的关系且判定为处于邻接的关系时，使所述其中一阱的电荷放电至所述另一阱。优选的是，所述其中一阱与所述另一阱处于预定的关系。优选的是，当所述存储器阵列包括多个存储板(memoryplane)，各存储板包括多个全局块时，所述其中一阱与所述另一阱位于相同的存储板内。优选的是，当所述存储器阵列包括多个存储板，各存储板包括多个全局块时，所述其中一阱与所述另一阱位于不同的存储板内。优选的是，所述其中一阱与所述另一阱位于不同的存储板的相同位置。优选的是，所述擦除部件擦除所述其中一阱与所述另一阱处于相同位置的块。优选的是，所述擦除部件包括连接多个阱的所选择的阱间的晶体管，所述擦除部件通过使所述晶体管导通而使所述其中一阱的电荷放电至所述另一阱。优选的是，所述其中一阱自擦除电压放电至正电压，所述另一阱通过电荷共用而自所述正电压升压。本专利技术的非易失性半导体存储装置包括：存储器阵列，包括多个阱，在各阱中形成有包括NAND串胞元的块；块选择部件，选择块；以及擦除部件，擦除所选择的块，所述擦除部件对所选择的块的阱施加擦除电压，且对所选择的块的字线施加基准电压，并且在所述擦除部件对其中一阱的块进行擦除后进而对另一阱的块进行擦除的情况下，将因所述擦除电压而积累于其中一阱的电荷供给至另一阱。本专利技术的擦除方法为非易失性半导体存储装置的擦除方法，所述非易失性半导体存储装置包括存储器阵列，其包括多个阱，在各阱中形成有包括NAND串胞元的块，所述擦除方法包括以下步骤：对其中一阱施加擦除电压而进行选择块的擦除；将因所述擦除电压而积累在所述其中一阱的电荷供给至另一阱；以及对所述另一阱施加擦除电压而进行选择块的擦除。优选的是，擦除方法还包括判定所述其中一阱与所述另一阱是否处于邻接的关系的步骤，在判定为处于邻接的关系的情况下，将所述其中一阱与所述另一阱进行电耦合。本专利技术提供的非易失性半导体存储装置及其擦除方法，在对其中一阱的块进行擦除后对另一阱的块进行擦除的情况下，将因所述擦除电压而积累在其中一阱的电荷供给至另一阱，故可将施加至其中一阱的擦除电压有效地用于另一阱，因此可实现功耗的削减。附图说明图1是本专利技术实施例的NAND型的快闪存储器的结构框图；图2是本实施例的存储器阵列的整体结构图；图3是本实施例的存储胞元的等效电路图；图4是本实施例的存储器阵列的全局块的概略结构图；图5是本实施例的全局块内所形成的开关电路部的电路结构图；图6A是本实施例的全局块的概略结构的剖面图；图6B是本实施例的局域位线与块的连接关系的剖面图；图7A是本实施例的通过行解码器来进行全局块的选择的结构例的图；图7B是本实施例的通过行解码器来进行块的选择的结构例的图；图8示意性地表示本实施例的快闪存储器的存储板的各P阱与内部电压产生电路的连接关系图；图8A示意性地表示本实施例的快闪存储器的存储板的各P阱与内部电压产生电路的其他连接关系的图；图9是本实施例的快闪存储器的擦除动作的一例的流程图；图9A是本实施例的快闪存储器的擦除动作的另一例的流程图；图10是本实施例的快闪存储器的擦除动作的一例的时序图。附图标记说明：100：快闪存储器；110：存储器阵列；110A、110B：存储板/存储体；120：输入/输出缓冲器；130：地址寄存器；140：数据寄存器；150：控制器；160：行解码器；170、170A、170B：页面缓冲器/读出电路；180：列选择电路；190：内部电压产生电路；200、200A、200B：行驱动电路；210：电压供给部；212：NAND门；214：反相器；216：电平转换器；220、220'：第1开关电路部；230、230'：第2开关电路部；300：P型的硅基板；310：N阱；320、322、324：P阱；330：p+扩散区域；340：n+扩散区域；350：接触线；A_G_BLK1～A_G_BLK8、B_G_BLK1～B_G_BLK8：全局块；Ax：行地址信息；Ay：列地址信息；C1、C2、Cn：控制信号；DEC1～DEC7：解码信号；DSG、SGS：选择栅极线；EL_A、EL_B：擦除线；EQ：等效用晶体管；EQ-1～EQ-8：晶体管；GBL1～GBLn：全局位线；GBLi：第i根全局位线；GBLi+1：第i+1根全局位线；G_BLK1～G_BLK8：全局块；G_BLKi：第i个全局块；G_SEL1～G_SEL8、SEL_B0～SEL_B127、SEL_e1、SEL_e2、SEL_LBLe、SEL_LBLo、SEL_o1、SEL_o2、SEL_VIRe、SEL_VIRo：选择线；L1、L2、M1：第2层金属线；LBL：局域位线；LBL_e、LBL_e1、LBL_e2、LBLe：偶数局域位线；LBL_o、LBL_o1、LBL_o2、LBLo：奇数局域位线；M0：第1层金属线；M2：第3层金属线；Qe、Qe1、Qe2、Qvo、Qo、Qo1、Qo2、Qve：N沟道型的MOS晶体管；Q_GBe、Q_GBo：全局块选择晶体管；SEL_AP、SEL_AP1～SEL_AP8、SEL_B本文档来自技高网...

【技术保护点】
一种非易失性半导体存储装置，其特征在于，包括：存储器阵列，包括多个全局块，一个所述全局块包括多个块，一个所述块包括多个与非串，多个全局块的各个分别形成在阱内；全局块选择部件，选择多个所述全局块中的任一个全局块；块选择部件，自由所述全局块选择部件选择的所述全局块内的多个所述块中选择块；以及擦除部件，擦除由所述块选择部件选择的所述块，所述擦除部件对所选择的所述全局块的阱施加擦除电压，且对所选择的所述块的字线施加基准电压，在所述擦除部件对其中一阱的所述块进行擦除后进而对另一阱的所述块进行擦除的情况下，将积累在所述其中一阱的电荷供给至所述另一阱。

【技术特征摘要】
2015.11.10 JP 2015-2205061.一种非易失性半导体存储装置，其特征在于，包括：存储器阵列，包括多个全局块，一个所述全局块包括多个块，一个所述块包括多个与非串，多个全局块的各个分别形成在阱内；全局块选择部件，选择多个所述全局块中的任一个全局块；块选择部件，自由所述全局块选择部件选择的所述全局块内的多个所述块中选择块；以及擦除部件，擦除由所述块选择部件选择的所述块，所述擦除部件对所选择的所述全局块的阱施加擦除电压，且对所选择的所述块的字线施加基准电压，在所述擦除部件对其中一阱的所述块进行擦除后进而对另一阱的所述块进行擦除的情况下，将积累在所述其中一阱的电荷供给至所述另一阱。2.根据权利要求1所述的非易失性半导体存储装置，其特征在于，所述擦除部件在判定所述其中一阱与所述另一阱是否处于邻接的关系且判定为处于所述邻接的关系时，使所述其中一阱的电荷放电至所述另一阱。3.根据权利要求1或2所述的非易失性半导体存储装置，其特征在于，所述其中一阱与所述另一阱处于预定的关系。4.根据权利要求1或2所述的非易失性半导体存储装置，其特征在于，当所述存储器阵列包括多个存储板，各所述存储板包括多个所述全局块时，所述其中一阱与所述另一阱位于相同的所述存储板内。5.根据权利要求1或2所述的非易失性半导体存储装置，其特征在于，当所述存储器阵列包括多个存储板，各所述存储板包括多个所述全局块时，所述其中一阱与所述另一阱位于不同的所述存储板内。6.根据权利要求5所述的非易失性半导体存储装置，其特征在于，所述其中一阱与所述另一阱位于不同的所述存储板的相同位置。7....

【专利技术属性】
技术研发人员：王炳尧，
申请(专利权)人：华邦电子股份有限公司，
类型：发明
国别省市：中国台湾;71