高性能低开销的单粒子翻转在线自恢复锁存器制造技术

本发明专利技术公开了一种高性能低开销的单粒子翻转在线自恢复锁存器，通过四组相互反馈的I单元构建高可靠性数据存储反馈环实现对单粒子翻转的在线自恢复。本发明专利技术由于分别使用较少的晶体管数目、钟控技术和高速通路技术，降低面积开销、功耗开销，提高电路性能，具有高性能低开销特性。本发明专利技术适用于高可靠性的集成电路与系统，可广泛应用于航空航天等对锁存器可靠性及综合开销要求较高的需求领域。

【技术实现步骤摘要】
高性能低开销的单粒子翻转在线自恢复锁存器
本专利技术涉及一种高性能低开销的单粒子翻转在线自恢复锁存器，属于集成电路抗单粒子翻转加固容错设计领域。
技术介绍
随着半导体制造工艺的迅猛发展，集成电路特征尺寸和工作电压呈现不断下降趋势，电路节点的逻辑状态发生翻转所需要的电荷量（临界电荷）也随之降低，电路越发容易受到辐射环境中的重离子、α粒子、中子和质子等粒子的影响而产生软错误。软错误是一种由辐射环境下集成电路瞬态故障引起的瞬时性错误。粒子撞击电路节点所诱发的单粒子翻转是一种典型的软错误。锁存器是一种基本的时序元件，广泛应用于大规模的集成电路与系统中。有统计数据表明，在纳米工艺下单粒子翻转已经成为影响锁存器电路可靠性设计的主要问题。在航空航天领域，锁存器电路长时间工作于高能粒子和宇宙射线大量存在的空间辐射环境中，必须要对其进行单粒子翻转加固设计。锁存器的单粒子翻转加固设计，对于提高集成电路的可靠性具有重要的意义。目前针对锁存器的抗单粒子翻转加固设计主要存在以下问题：一是存在脆弱的节点，当其发生单粒子翻转，锁存器输出端将保持为错误的逻辑值，不能实现对单粒子翻转的完全容忍；二是虽然能够实现对单粒子翻转的完全容忍，但是存在脆弱的节点，当其发生单粒子翻转，在锁存器内部将保持为错误的逻辑值而不影响输出端，亦即不能保证所有节点均能够在线自恢复，无法适用于高可靠性需求的电路系统；三是面积、延迟、功耗等开销较大。
技术实现思路
本专利技术的目的是克服现有抗单粒子翻转加固锁存器结构存在的不足，提供一种高性能低开销的单粒子翻转在线自恢复锁存器，满足高性能低开销需求场景。该锁存器通过四组相互反馈的I单元构建高可靠性数据存储反馈环实现单粒子翻转的在线自恢复，使用高速通路、钟控技术和较少的晶体管数量降低锁存器开销，可广泛应用于对可靠性、性能和面积功耗开销要求较高的各个领域。为了实现上述目的，本专利技术采用如下技术方案：高性能低开销的单粒子翻转在线自恢复锁存器，其特征在于：包括两个传输门、四个I单元；所述的两个传输门依次为第一传输门（TG1）、第二传输门（TG2）；所述的四个I单元依次为第一I单元（IE1）、第二钟控I单元（IE2-CG）、第三I单元（IE3）、第四钟控I单元（IE4-CG）；每个I单元电路内均含有第一信号输入端、第二信号输入端和信号输出端；每个钟控I单元电路内均含有第一信号输入端、第二信号输入端、时钟信号输入端、反相时钟信号输入端和信号输出端；其中，第一传输门（TG1）的信号输入端为本锁存器的数据输入端，第一传输门（TG1）的信号输出端分别与第一I单元（IE1）的第一信号输入端、第二钟控I单元（IE2-CG）的输出端、第三I单元（IE3）的第二信号输入端相连接；第二传输门（TG2）的信号输入端为本锁存器的数据输入端，第二传输门（TG2）的信号输出端分别与第一I单元（IE1）的第二信号输入端、第三I单元（IE3）的第一信号输入端、第四钟控I单元（IE4-CG）的信号输出端相连接；第一I单元（IE1）的信号输出端分别与第二钟控I单元（IE2-CG）的第二信号输入端、第四钟控I单元（IE4-CG）的第一信号输入端相连接；第三I单元（IE3）的信号输出端分别与第二钟控I单元（IE2-CG）的第一信号输入端、第四钟控I单元（IE4-CG）的第二信号输入端相连接；第二钟控I单元（IE2-CG）的信号输出端为本锁存器的数据输出端；所述的第一传输门（TG1）、第二传输门（TG2）具有相同的时钟；所述的第二钟控I单元（IE2-CG）、第四钟控I单元（IE4-CG）具有相同的时钟，且与第一传输门（TG1）、第二传输门（TG2）的时钟相反。I单元的构建情形如下：所述I单元电路由第一PMOS管MP1、第二PMOS管MP2、第一NMOS管MN1组成；其中，第一PMOS管MP1的栅极为I单元电路的第一信号输入端（I1）；第二PMOS管MP2的栅极与第一NMOS管MN1的栅极相连接，连接点为I单元电路的第二信号输入端（I2）；第二PMOS管MP2的漏极与第一NMOS管MN1的漏极相连接，连接点为I单元电路的信号输出端（Out）；第一PMOS管MP1的漏极与第二PMOS管MP2的源极相连接；第一PMOS管MP1的源极、第一PMOS管MP1的衬底、第二PMOS管MP2的衬底均连接电源（VDD）；第一NMOS管MN1的衬底接地。钟控I单元的构建情形如下：所述钟控I单元电路由第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第一NMOS管MN1、第二NMOS管MN2组成；其中，第一PMOS管MP1的栅极为钟控I单元电路的第一信号输入端（I1）；第二PMOS管MP2的栅极与第二NMOS管MN2的栅极相连接，连接点为钟控I单元电路的第二信号输入端（I2）；第三PMOS管MP3的漏极与第一NMOS管MN1的漏极相连接，连接点为钟控I单元电路的信号输出端（Out）；第三PMOS管MP3的栅极与时钟信号（CLK）相连接；第一NMOS管MN1的栅极与反相时钟信号（NCK）相连接；第一PMOS管MP1的漏极与第二PMOS管MP2的源极相连接；第二PMOS管MP2的漏极与第三PMOS管MP3的源极相连接；第一NMOS管MN1的源极与第二NMOS管MN2的漏极相连接；第一PMOS管MP1的源极、第一PMOS管MP1的衬底、第二PMOS管MP2的衬底、第三PMOS管MP3的衬底均连接电源（VDD）；第一NMOS管MN1的衬底、第二NMOS管MN2的衬底均接地。本专利技术具有以下有益效果：1）通过四组相互反馈的I单元构建高可靠性数据存储反馈环，不但能够对单粒子翻转进行完全容忍，而且能够实现对单粒子翻转的在线自恢复。2）通过如下手段降低锁存器开销：使用高速通路提高电路性能、使用钟控技术降低电路功耗、使用较少的晶体管数量降低面积开销。附图说明为了更好地阐述本专利技术的具体实施方式和在线自恢复原理，下面结合附图对本专利技术作进一步说明。图1是本专利技术所述的高性能低开销的单粒子翻转在线自恢复锁存器电路原理图。图2是I单元的电路原理图。图3是I单元的符号表示法。图4是I单元的真值表。图5是钟控I单元的电路原理图。图6是钟控I单元的符号表示法。图7是钟控I单元的真值表。具体实施方式为了使本专利技术的目的、技术方案及有益效果更加清楚明了，下面结合附图对本专利技术加以详细说明。应当理解，以下所描述的具体实施例仅用于解释本专利技术，并不用于限定本专利技术。本专利技术所提供的高性能低开销的单粒子翻转在线自恢复锁存器电路原理图如图1所示，其包括两个传输门、四个I单元；所述的两个传输门依次为第一传输门（TG1）、第二传输门（TG2）；所述的四个I单元依次为第一I单元（IE1）、第二钟控I单元（IE2-CG）、第三I单元（IE3）、第四钟控I单元（IE4-CG）；每个I单元电路内均含有第一信号输入端、第二信号输入端和信号输出端；每个钟控I单元电路内均含有第一信号输入端、第二信号输入端、时钟信号输入端、反相时钟信号输入端和信号输出端；其中，第一传输门（TG1）的信号输入端为本锁存器的数据输入端，第一传输门（TG1）的信号输出端分别与第一I单元（IE1）的第一信号输入端、第二钟控I单元（IE2-CG）的输出端、第三I单元（IE本文档来自技高网...

【技术保护点】
高性能低开销的单粒子翻转在线自恢复锁存器，其特征在于：包括两个传输门、四个I单元；所述的两个传输门依次为第一传输门（TG1）、第二传输门（TG2）；所述的四个I单元依次为第一I单元（IE1）、第二钟控I单元（IE2‑CG）、第三I单元（IE3）、第四钟控I单元（IE4‑CG）；每个I单元电路内均含有第一信号输入端、第二信号输入端和信号输出端；每个钟控I单元电路内均含有第一信号输入端、第二信号输入端、时钟信号输入端、反相时钟信号输入端和信号输出端；其中，第一传输门（TG1）的信号输入端为本锁存器的数据输入端，第一传输门（TG1）的信号输出端分别与第一I单元（IE1）的第一信号输入端、第二钟控I单元（IE2‑CG）的输出端、第三I单元（IE3）的第二信号输入端相连接；第二传输门（TG2）的信号输入端为本锁存器的数据输入端，第二传输门（TG2）的信号输出端分别与第一I单元（IE1）的第二信号输入端、第三I单元（IE3）的第一信号输入端、第四钟控I单元（IE4‑CG）的信号输出端相连接；第一I单元（IE1）的信号输出端分别与第二钟控I单元（IE2‑CG）的第二信号输入端、第四钟控I单元（IE4‑CG）的第一信号输入端相连接；第三I单元（IE3）的信号输出端分别与第二钟控I单元（IE2‑CG）的第一信号输入端、第四钟控I单元（IE4‑CG）的第二信号输入端相连接；第二钟控I单元（IE2‑CG）的信号输出端为本锁存器的数据输出端；所述的第一传输门（TG1）、第二传输门（TG2）具有相同的时钟；所述的第二钟控I单元（IE2‑CG）、第四钟控I单元（IE4‑CG）具有相同的时钟，且与第一传输门（TG1）、第二传输门（TG2）的时钟相反。...

【技术特征摘要】
1.高性能低开销的单粒子翻转在线自恢复锁存器，其特征在于：包括两个传输门、四个I单元；所述的两个传输门依次为第一传输门（TG1）、第二传输门（TG2）；所述的四个I单元依次为第一I单元（IE1）、第二钟控I单元（IE2-CG）、第三I单元（IE3）、第四钟控I单元（IE4-CG）；每个I单元电路内均含有第一信号输入端、第二信号输入端和信号输出端；每个钟控I单元电路内均含有第一信号输入端、第二信号输入端、时钟信号输入端、反相时钟信号输入端和信号输出端；其中，第一传输门（TG1）的信号输入端为本锁存器的数据输入端，第一传输门（TG1）的信号输出端分别与第一I单元（IE1）的第一信号输入端、第二钟控I单元（IE2-CG）的输出端、第三I单元（IE3）的第二信号输入端相连接；第二传输门（TG2）的信号输入端为本锁存器的数据输入端，第二传输门（TG2）的信号输出端分别与第一I单元（IE1）的第二信号输入端、第三I单元（IE3）的第一信号输入端、第四钟控I单元（IE4-CG）的信号输出端相连接；第一I单元（IE1）的信号输出端分别与第二钟控I单元（IE2-CG）的第二信号输入端、第四钟控I单元（IE4-CG）的第一信号输入端相连接；第三I单元（IE3）的信号输出端分别与第二钟控I单元（IE2-CG）的第一信号输入端、第四钟控I单元（IE4-CG）的第二信号输入端相连接；第二钟控I单元（IE2-CG）的信号输出端为本锁存器的数据输出端；所述的第一传输门（TG1）、第二传输门（TG2）具有相同的时钟；所述的第二钟控I单元（IE2-CG）、第四钟控I单元（IE4-CG）具有相同的时钟，且与第一传输门（TG1）、第二传输门（TG2）的时钟相反。2.根据权利要求1所述的高性能低开销的单粒子翻转在线自恢复锁存器，其特征在于，所述I单元电路由...

【专利技术属性】
技术研发人员：闫爱斌，王华彬，黄正峰，易茂祥，
申请(专利权)人：安徽大学，
类型：发明
国别省市：安徽,34