一种消除运算放大器失调电压的电路制造技术

本发明专利技术提供一种消除运算放大器失调电压的电路，包括失调校准电路、失调消除差分对、运放输入差分对和电流求和电路，所述失调校准电路的输出端与所述失调消除差分对的输入端相连，所述失调消除差分对的输出端和运放输入差分对的输出端分别与所述电流求和电路相连。本发明专利技术设置有失调校准电路,通过失调校准电路产生电压并通过所述失调消除差分对产生调节电流送入所述电流求和电路，使该调节电流与运放输入差分对输入产生的电流在电流求和电路中相加。从而在不引入时钟的情况下可以对运算放大器的失调电压进行校准消除，满足了运算放大器在连续时间系统中对绝对精度作要求的应用环境。

【技术实现步骤摘要】
一种消除运算放大器失调电压的电路
本专利技术涉及运算放器的
，具体涉及一种用于消除运算放大器失调电压的电路。
技术介绍
运算放大器(OperationAmplifier)，是一种直流耦合，差模信号输入、通常为单端输出的高增益电压放大器。在这种配置下，运算放大器能产生一个比输入端电压之差大数十万倍的输出对地电压。理想情况下，当一个单端运放差分输入为零时，无论其增益多少，输出电压应始终为零。然而由于制造中器件的失配等原因，造成输出电压并不为零。定义使输出电压为零时的两端输入电压之差为运放的失调电压。失调电压会随着输入电压被运放放大从而使输出电压造成误差，这在一个对输出电压有绝对要求的应用环境下是不能被允许的。因此，降低失调电压在高精度电路系统设计中是非常重要的一点。一般的，通过自动调零、电荷存储等方法可以降低运放的失调电压，但是会额外引入时钟信号，这对于连续时间系统是不允许的。
技术实现思路
为了克服上述现有技术存在的不足，本专利技术的主要目的在于提供一种消除运算放大器失调电压的电路。为了实现上述目的，本专利技术具体采用以下技术方案：本专利技术提供一种消除运算放大器失调电压的电路，包括失调校准电路、失调消除差分对、运放输入差分对和电流求和电路，所述失调校准电路的输出端与所述失调消除差分对的输入端相连，所述失调消除差分对的输出端和运放输入差分对的输出端分别与所述电流求和电路相连。优选地，所述失调校准电路包括DAC电流源、电阻R1、NMOS管MN1、NMOS管MN2、NMOS管MN3和NMOS管MN4；所述DAC电流源的输出端与所述电阻R1的一端、NMOS管MN3的漏极及NMOS管MN4的漏极相连，所述电阻R1的另一端接固定电位VSS；所述NMOS管MN1的漏极与NMOS管MN3的源极相连；所述NMOS管MN2的漏极接NMOS管MN4的源极，所述NMOS管MN2的源极和NMOS管MN1的源极接固定电位VSS；所述NMOS管MN1的栅极和NMOS管MN4的栅极相连并用于输入控制信号；所述NMOS管MN2的栅极和NMOS管NM3的栅极相连并用于输入控制信号；所述NMOS管MN2的漏极和NMOS管MN4的源极作为一个输出端与所述失调消除差分对相连，所述NMOS管MN1的漏极和NMOS管MN3的源极作为另一个输出端与所述失调消除差分对相连。优选地，所述失调校准电路还包括反相器U1、反相器U2、与门U3和与门U4；所述反相器U1的输入端用于输入逻辑信号VOSD，所述反相器U1的输出端与反相器U2的输入端、与门U4的一个输入端相连，所述反相器U3的输出端与与门U3的一个输入端相连；所述与门U3的另一个输入端和与门U4的另一个输入端用于输入使能信号EN；所述与门U3的输出端与NMOS管MN1的栅极及NMOS管MN4的栅极相连，所述与门U4的输出端与所述NMOS管MN2的栅极及NMOS管MN3的栅极相连。优选地，所述失调消除差分对包括电流源A2、PMOS管MP1和PMOS管MP2，所述电流源A2的输出端与PMOS管MP1的源极和PMOS管MP2的源极相连，所述PMOS管MP1的栅极与所述NMOS管MN1的漏极及NMOS管MN3的源极相连，所述PMOS管MP2的栅极与所述NMOS管MN2的漏极及NMOS管MN4的源极相连，所述PMOS管MP1的漏极和PMOS管MP2的漏极分别与所述电流求和电路相连。优选地，所述运放输入差分对包括电流源A3、PMOS管MP3和PMOS管MP4，所述电流源A3的输出端与PMOS管MP3的源极和PMOS管MP4的源极相连，所述PMOS管MP3的栅极和PMOS管MP4的栅极分别作为运算放大器的两输入端，所述PMOS管MP3的漏极和PMOS管MP4的漏极分别与所述电流求和电路相连。优选地，所述电流求和电路包括电压源V1、电压源V2、PMOS管MP5、PMOS管MP6、NMOS管MN5、NMOS管MN6、NMOS管MN7和NMOS管MN8；所述PMOS管MP5的源极和PMOS管MP6的源极与电压VDD相连，所述PMOS管MP5的漏极、PMOS管MP6的漏极分别与所述NMOS管MN5的漏极、NMOS管MN6的漏极相连，所述PMOS管MP5的栅极和所述PMOS管MP6的栅极相连；所述NMOS管MN5的源极、NMOS管MN6的源极分别与所述NMOS管MN7的漏极、NMOS管MN8的漏极相连，所述NMOS管MN5的栅极和NMOS管MN6的栅极相连；所述NMOS管MN7的源极、NMOS管MN8的源极接固定电位VSS，所述NMOS管MN7的栅极和NMOS管MN8的栅极相连；所述NMOS管MN5的漏极与所述NMOS管MN7的栅极相连；所述电压源V1的正极接电源VDD，所述电压源V1的负极接所述PMOS管MP5的栅极，所述电压源V2的正极接所述NMOS管MN5的栅极，所述电压源V2的负极接固定电位VSS；所述PMOS管MP1的漏极、PMOS管MP3的漏极与所述NMOS管MN6的源极相连，所述PMOS管MP2的漏极、PMOS管MP4的漏极与所述NMOS管MN5的源极相连。优选地，还包括输出级，所述PMOS管MP5的栅极、PMOS管MP6的栅极作为一个输出端与所述输出级相连，所述POMS管MP6的漏级、NMOS管MN6的漏极作为另一个输出端与所述输出端相连。优选地，所述输出级包括PMOS管MP7和NMOS管MN9，所述PMOS管MP7的源极接电压VDD，所述NMOS管MN9的源极接固定电位VSS，所述NMOS管MN9的漏极和PMOS管MP7的漏极相连作为输出端；所述PMOS管MP7的栅极接所述PMOS管MP5的栅极和PMOS管MP6的栅极，所述NMOS管MN9的栅极接所述PMOS管MP6的漏极和NMOS管MN6的漏极。本专利技术的消除运算放大器失调电压的电路包括失调校准电路、失调消除差分对、运放输入差分对和电流求和电路，所述失调校准电路的输出端与所述失调消除差分对的输入端相连，所述失调消除差分对的输出端和运放输入差分对的输出端分别与所述电流求和电路相连。相比于现有技术，本专利技术设置有失调校准电路，通过失调校准电路产生电压并通过所述失调消除差分对产生调节电流送入所述电流求和电路，使该调节电流与运放输入差分对输入产生的电流在电流求和电路中相加。从而在不引入时钟的情况下可以对运算放大器的失调电压进行校准消除，满足了运算放大器在连续时间系统中对绝对精度作要求的应用环境。附图说明图1为本专利技术实施例的框架结构图；图2为本专利技术实施例的失调校准电路图；图3为本专利技术实施例的失调消除差分对图；图4为本专利技术实施例的运放输入差分对图；图5为本专利技术实施例的电流求和电路；图中，1、失调校准电路；2、失调消除差分对；3、运放输入差分对；4、电流求和电路；5、输出级。具体实施方式为了使本专利技术的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本专利技术进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本专利技术，并不用于限定本专利技术。如图1所示，本专利技术提供一种消除运放失调电压的电路，包括失调校准电路1、失调消除差分对2、运放输入差分对3和电流求和电路4。其中，运放输入差分对3由输入端输入的差分电压的作用产生两路输出电流IIN1和IIN2。失调校准电路1本文档来自技高网...

【技术保护点】
一种消除运算放大器失调电压的电路，其特征在于，包括失调校准电路、失调消除差分对、运放输入差分对和电流求和电路，所述失调校准电路的输出端与所述失调消除差分对的输入端相连，所述失调消除差分对的输出端和运放输入差分对的输出端均与所述电流求和电路相连。

【技术特征摘要】
1.一种消除运算放大器失调电压的电路，其特征在于，包括失调校准电路、失调消除差分对、运放输入差分对和电流求和电路，所述失调校准电路的输出端与所述失调消除差分对的输入端相连，所述失调消除差分对的输出端和运放输入差分对的输出端均与所述电流求和电路相连。2.根据权利要求1所述的消除运算放大器失调电压的电路，其特征在于，所述失调校准电路包括DAC电流源、电阻R1、NMOS管MN1、NMOS管MN2、NMOS管MN3和NMOS管MN4；所述DAC电流源的输出端与所述电阻R1的一端、NMOS管MN3的漏极及NMOS管MN4的漏极相连，所述电阻R1的另一端接固定电位VSS；所述NMOS管MN1的漏极与NMOS管MN3的源极相连；所述NMOS管MN2的漏极接NMOS管MN4的源极，所述NMOS管MN2的源极和NMOS管MN1的源极接固定电位VSS；所述NMOS管MN1的栅极和NMOS管MN4的栅极相连并用于输入控制信号；所述NMOS管MN2的栅极和NMOS管NM3的栅极相连并用于输入控制信号；所述NMOS管MN2的漏极和NMOS管MN4的源极作为一个输出端与所述失调消除差分对相连，所述NMOS管MN1的漏极和NMOS管MN3的源极作为另一个输出端与所述失调消除差分对相连。3.根据权利要求2所述的消除运算放大器失调电压的电路，其特征在于，所述失调校准电路还包括反相器U1、反相器U2、与门U3和与门U4；所述反相器U1的输入端用于输入逻辑信号VOSD，所述反相器U1的输出端与反相器U2的输入端、与门U4的一个输入端相连，所述反相器U3的输出端与与门U3的一个输入端相连；所述与门U3的另一个输入端和与门U4的另一个输入端用于输入使能信号EN；所述与门U3的输出端与NMOS管MN1的栅极及NMOS管MN4的栅极相连，所述与门U4的输出端与所述NMOS管MN2的栅极及NMOS管MN3的栅极相连。4.根据权利要求2所述的消除运算放大器失调电压的电路，其特征在于，所述失调消除差分对包括电流源A2、PMOS管MP1和PMOS管MP2，所述电流源A2的输出端与PMOS管MP1的源极和PMOS管MP2的源极相连，所述PMOS管MP1的栅极与所述NMOS管MN1的漏极及NMOS管MN3的源极相连，所述PMOS管MP2的栅极与所述NMOS管MN2的漏极及NMOS管MN4的源极相连，所述PMOS管MP1的漏极和PMOS管MP2的漏极分别与所述电流求和电路相连。5.根据权利要求4所述的消除运算放大器失调电压的电路，其特征在于，所...

【专利技术属性】
技术研发人员：崔瑜强，毕超，毕磊，
申请(专利权)人：峰岹科技深圳有限公司，
类型：发明
国别省市：广东,44