用于运算放大器的动态电流源电路、芯片及通信终端制造技术

本发明专利技术公开了一种用于运算放大器的动态电流源电路、芯片及通信终端。该动态电流源电路包括摆动检测模块、电流放大模块和晶体管；其中，摆动检测模块的两个输入端分别连接运算放大器的正、负输入端，输出端连接电流放大模块的输入端；电流放大模块的输出端连接晶体管的栅极，晶体管的源极和漏极之间连接静态电流源。本发明专利技术仅在运算放大器摆动时为运算放大器提供较大的尾电流，而在运算放大器停止摆动后其提供的电流自动变小，从而大幅降低了运算放大器的功耗。

【技术实现步骤摘要】
用于运算放大器的动态电流源电路、芯片及通信终端
本专利技术涉及一种电流源电路，尤其涉及一种用于运算放大器的动态电流源电路，同时也涉及采用该动态电流源电路的运算放大器芯片及相应的通信终端，属于模拟集成电路

技术介绍
运算放大器是模拟信号处理电路中的最基本单元模块，其被广泛应用在可编程增益放大器、数模转换器、模数转换器等电路中。在运算放大器中，电流偏置状态决定了其消耗的电流值和功耗值，也决定了运算放大器的工作速度。运算放大器中的核心部分是差分输入对管，如图1所示(以NMOS为输入管为例)，其中尾电流源Itail通常由一个MOS管实现。在现有技术中，设计者在设计运算放大器的工作电流时会根据两种情况考虑：一种是根据所需求的最大摆率来选取Itail的取值；另一种是根据工作带宽对输入管跨导的需求来选取Itail的取值。通常为同时满足这两个情况，Itail要选取两者中的最大值。但是，有的情况下摆率所需求的电流会远远大于带宽所需求的电流，例如当运算放大器驱动较大的负载电容时。但是，运算放大器的摆动仅存在很短的一段时间，也就是说在很短的一段时间内运算放大器对电流的需求会变得很大，当运算放大器停止摆动、进入线性工作区时，维持工作带宽对电流的需求却没有那么大。但通常为了同时满足摆率和带宽的需求，现有技术中会选取较大的电流作为运算放大器的工作尾电流。这样就造成了严重的功耗浪费。在专利号为ZL200710102566.5的中国专利技术专利中，公开了一种运算放大器及其动态电流供应电路。该动态电流供应电路利用两颗晶体管，以当运算放大器的第一输入端与第二输入端各别所接收的输入信号发生转态时(亦即运算放大器处在瞬时)，致使此两颗晶体管同步地或异步地的导通，如此以使运算放大器的第一输入端或/及第二输入端的偏压电流增加一个动态电流。因此，该动态电流供应电路不但可以增加运算放大器的内部回转率，更可以使运算放大器处于稳态时的功率消耗不会增加。
技术实现思路
本专利技术所要解决的首要技术问题在于提供一种低压差线性稳压器模块。本专利技术所要解决的另一技术问题在于提供一种采用该低压差线性稳压器模块的运算放大器芯片及相应的通信终端。为实现上述专利技术目的，本专利技术采用下述的技术方案：根据本专利技术实施例的第一方面，提供一种用于运算放大器的动态电流源电路，包括摆动检测模块、电流放大模块和晶体管；其中，所述摆动检测模块的两个输入端分别连接运算放大器的正、负输入端，输出端连接所述电流放大模块的输入端；所述电流放大模块的输出端连接所述晶体管的栅极，所述晶体管的源极和漏极之间连接静态电流源。其中较优地，所述摆动检测模块由多个晶体管和一个偏置电流源组成；其中，第一PMOS晶体管和第二PMOS晶体管的栅极分别连接到运算放大器的正、负输入端，源极连接所述偏置电流源，所述偏置电流源的另外一端连接电源，漏极分别连接第一NMOS晶体管和第二NMOS晶体管的漏极；所述第一NMOS晶体管和所述第二NMOS晶体管的源极均连接到地，栅极连接在一起并同时连接到所述第一NMOS晶体管的漏极，所述第二NMOS晶体管的漏极作为所述摆动检测模块的输出端。其中较优地，所述电流放大模块由第三NMOS晶体管和第四NMOS晶体管组成；其中，第三NMOS晶体管和第四NMOS晶体管的栅极连接在一起并同时连接到第三NMOS晶体管的漏极，源极均连接到地；第三NMOS晶体管的漏极连接所述摆动检测模块的输出端，第四NMOS晶体管的漏极连接运算放大器的尾电流端。其中较优地，在所述摆动检测模块中，第一PMOS晶体管、第二PMOS晶体管和所述偏置电流源共同组成一个差分对结构；当运算放大器的负输入端的电压出现瞬间下跳时，第一PMOS晶体管中的电流I1小于第二PMOS晶体管中的电流I2，使所述摆动检测模块输出的电流值为I2－I1。其中较优地，所述摆动检测模块输出的电流流入第三NMOS晶体管，所述第三NMOS晶体管与所述第四NMOS晶体管形成镜像电流源关系；当所述第三NMOS晶体管与所述第四NMOS晶体管的镜像比例为1：A时，所述第四NMOS晶体管获取的动态电流Id为A×(I2－I1)。其中较优地，所述第四NMOS晶体管中的动态电流Id和所述静态电流源中的静态电流Is共同构成运算放大器的尾电流Itail＝Id+Is，其中Is用于满足带宽的需求，Id用于满足摆率的需求。根据本专利技术实施例的第二方面，提供一种运算放大器芯片，其中包括有上述的动态电流源电路。根据本专利技术实施例的第三方面，提供一种通信终端，其中包括有上述的动态电流源电路。与现有技术相比较，本专利技术所提供的动态电流源电路仅在运算放大器摆动时为运算放大器提供较大的尾电流，而在运算放大器停止摆动后其提供的电流自动变小，从而大幅降低了运算放大器的功耗。附图说明图1为现有运算放大器中的差分输入对管的示例图；图2为本专利技术所提供的动态电流源电路的整体结构示意图；图3为本专利技术所提供的动态电流源电路的具体电路示例图。具体实施方式下面结合附图和具体实施例对本专利技术的
技术实现思路
进行详细具体的说明。在模拟集成电路中，电流源是应用十分广泛的单元电路。它可以为放大电路提供稳定的偏置电流，或作为放大电路的有源负载，提高放大电路的增益。为了提高运算放大器对能量的利用效率，本专利技术提供了一种动态电流源电路。该动态电流源电路仅在运算放大器摆动时为运算放大器提供较大的尾电流，而在运算放大器停止摆动后，其提供的电流自动变小以节省运算放大器的功耗。如图2所示，本专利技术所提供的动态电流源电路主要由摆动检测模块、电流放大模块和一个MOSFET晶体管组成。其中，摆动检测模块的两个输入端分别连接运算放大器的正、负输入端INp和Inn。摆动检测模块的输出端连接到电流放大模块的输入端，电流放大模块的输出端连接到MOSFET晶体管Md的栅极，MOSFET晶体管Md的源极和漏极之间连接一个静态电流源。在该静态电流源中流过的静态电流为Is。下面结合图3具体说明摆动检测模块的电路设计示例。在该实施例中，摆动检测模块由MOSFET晶体管M1、M2、M5、M6和一个偏置电流源Ibias组成，它们的具体连接关系描述如下：PMOS晶体管M5、M6的栅极分别连接到运算放大器的正、负输入端INp和INn上；PMOS晶体管M5、M6源极连接到偏置电流源Ibias上，偏置电流源Ibias的另外一端连接到电源VDD上，偏置电流源Ibias的电流从电源流向晶体管M5和M6；晶体管M5、M6的漏极分别连接到NMOS晶体管M1、M2的漏极；晶体管M1、M2的源极均连接到地线GND上；晶体管M1、M2的栅极连接在一起，并同时再连接到晶体管M1的漏极上，晶体管M2的漏极作为摆动检测模块的输出端。在图3所示的实施例中，由NMOS晶体管M3和Md共同组成电流放大模块。它们的具体连接关系说明如下：晶体管M3的漏极连接到摆动检测模块的输出端(即晶体管M2的漏极)；晶体管M3、Md的栅极连接在一起，并同时再连接到晶体管M3的漏极上；晶体管M3、Md的源极均连接到地线GND上；晶体管Md的漏极作为动态电流的输出端口连接到运算放大器的尾电流端。在图2和图3所示的动态电流源电路中，摆动检测模块用于检测运算放大器的摆动。当INn与INp出现较大差异时，运算放大器即进入摆动状态，这时摆动检本文档来自技高网...

【技术保护点】
一种用于运算放大器的动态电流源电路，其特征在于包括摆动检测模块、电流放大模块和晶体管；其中，所述摆动检测模块的两个输入端分别连接运算放大器的正、负输入端，输出端连接所述电流放大模块的输入端；所述电流放大模块的输出端连接所述晶体管的栅极，所述晶体管的源极和漏极之间连接静态电流源。

【技术特征摘要】
1.一种用于运算放大器的动态电流源电路，其特征在于包括摆动检测模块、电流放大模块和晶体管；其中，所述摆动检测模块的两个输入端分别连接运算放大器的正、负输入端，输出端连接所述电流放大模块的输入端；所述电流放大模块的输出端连接所述晶体管的栅极，所述晶体管的源极和漏极之间连接静态电流源。2.如权利要求1所述的动态电流源电路，其特征在于：所述摆动检测模块由多个晶体管和一个偏置电流源组成；其中，第一PMOS晶体管和第二PMOS晶体管的栅极分别连接到运算放大器的正、负输入端，源极连接所述偏置电流源，所述偏置电流源的另外一端连接电源，漏极分别连接第一NMOS晶体管和第二NMOS晶体管的漏极；所述第一NMOS晶体管和所述第二NMOS晶体管的源极均连接到地，栅极连接在一起并同时连接到所述第一NMOS晶体管的漏极，所述第二NMOS晶体管的漏极作为所述摆动检测模块的输出端。3.如权利要求1或2所述的动态电流源电路，其特征在于：所述电流放大模块由第三NMOS晶体管和第四NMOS晶体管组成；其中，第三NMOS晶体管和第四NMOS晶体管的栅极连接在一起并同时连接到第三NMOS晶体管的漏极，源极均连接到地；第三NMOS晶体管的漏极连接所述摆动检测模块的输出端，第四NMOS晶体管的漏极连接运算放大器的尾电流端。4....

【专利技术属性】
技术研发人员：林升，白云芳，
申请(专利权)人：唯捷创芯天津电子技术股份有限公司，
类型：发明
国别省市：天津,12