制造半导体装置中的栅极结构的方法制造方法及图纸

制造半导体装置中的栅极结构的方法，包括在半导体基板上方形成栅极介电层。在栅极介电层上方形成覆盖层。利用第一氢等离子处理覆盖层以形成第一经处理覆盖层。在第一经处理覆盖层上方形成栅电极。方法可进一步包括利用氮等离子处理处理第一经处理覆盖层。

Method of fabricating gate structure in a semiconductor device

A method of fabricating a gate structure in a semiconductor device includes forming a gate dielectric layer over the semiconductor substrate. A covering layer is formed over the gate dielectric layer. The first hydrogen plasma is applied to treat the covering layer to form the first treated coating layer. Gate electrodes are formed over the first treated cover layer. The method may further include the use of nitrogen plasma treatment to treat the first treated coating.

【技术实现步骤摘要】
制造半导体装置中的栅极结构的方法
本揭示是关于一种制造半导体装置中的栅极结构的方法，特别是关于利用氢等离子处理栅极结构中覆盖层的方法。
技术介绍
半导体工业已经历了指数式增长，并在追求更高装置密度与效能以及更低成本上不断进步。然而，典型半导体装置因实体约束而面临更高阻碍。因此，发展了众多方式的制造制程以便按比例缩小半导体装置。典型半导体装置包括堆叠组件，诸如主动特征，包括栅极层、栅极介电层及源极与漏极区域的扩散区域、覆盖层、阻障层等。半导体装置的制造集中在这些组件的尺寸与排列的按比例缩小上。举例而言，缩短栅极长度或栅极堆叠之间的距离可在半导体装置的制造中产生各种问题。
技术实现思路
根据本揭示案的一些实施例，制造半导体装置中的栅极结构的方法包含：在一基板上方形成一栅极介电层；在栅极介电层上方形成一覆盖层；利用一第一氢等离子处理覆盖层以形成一第一经处理覆盖层；以及在第一经处理覆盖层上方形成一栅电极。附图说明当结合随附附图阅读时，自以下详细描述很好地理解本揭示案的态样。应注意，根据工业中的标准实务，各特征并未按比例绘制。事实上，为了论述清楚，可任意增加或减小各特征的尺寸。图1A至图1G是根据本揭示案的一些实施例的制造半导体装置中的栅极结构的方法的各阶段的横截面视图；图2是根据本揭示案的一些实施例的制造半导体装置中的栅极结构的方法的一个阶段的横截面视图；图3A至图3B是根据本揭示案的一些实施例的制造半导体装置中的栅极结构的方法的各阶段的横截面视图；图4是根据本揭示案的一些实施例的制造半导体装置中的栅极结构的方法的一个阶段的横截面视图；图5A至图5B是根据本揭示案的一些实施例的制造半导体装置中的栅极结构的方法的各阶段的横截面视图；图6是根据本揭示案的一些实施例的制造半导体装置中的栅极结构的方法的一个阶段的横截面视图。具体实施方式以下揭示内容提供许多不同实施例或实例，以便实施所提供标的的不同特征。下文描述组件及排列的特定实例以简化本揭示案。当然，这些仅为实例且不欲视为限制。举例而言，以下描述中在第二特征上方或第二特征上形成第一特征可包括以直接接触形成第一特征及第二特征的实施例，且亦可包括可在第一特征与第二特征之间形成额外特征以使得第一特征及第二特征可不处于直接接触的实施例。另外，本揭示案可在各实例中重复元件符号及/或字母。此重复是出于简明性及清晰的目的，且本身并不指示所论述的各实施例及/或配置之间的关系。除非上下文另有清楚指示，否则单数形式的“一(a/an)”及“该(the)”包括复数个指示物。因此，例如，除非上下文另有清楚指示，否则对一栅极的引用包括具有两个或两个以上此栅极的态样。另外，为了便于描述，本文可使用空间相对性术语(诸如“之下”、“下方”、“下部”、“上方”、“上部”等)来描述诸图中所图示一个元件或特征与另一元件(或多个元件)或特征(或多个特征)的关系。除了诸图所描绘的定向外，空间相对性术语意欲包含使用或操作中装置的不同定向。设备可经其他方式定向(旋转90度或处于其他定向上)且因此可类似解读本文所使用的空间相对性描述词。为了满足形成共形层以便按比例缩小半导体装置的需求，通过化学气相沉积(chemicalvapordeposition；CVD)制程或原子层沉积(atomiclayerdeposition；ALD)制程形成半导体装置的多个层，诸如覆盖层、阻障层及栅极层。在沉积期间，来自于反应气体或前驱物的杂质(诸如氧)易于留存在沉积层中而使得沉积层的品质劣化。因此，通常会利用高温退火制程处理沉积层以便净化及致密化这些层。大体而言，传统退火制程的温度范围自800℃至1200℃。然而，此高温可诱发一些副作用。举例而言，若未良好控制退火环境，在此高温下退火后，栅极结构的等效氧化物厚度(equivalentoxidethickness；EOT)会增加，对于半导体装置效能有不利的影响。即使可完全控制退火环境，退火条件仍会被具有较差热稳定性的一些沉积层限制。举例而言，因内部扩散的缘故，高温退火会导致栅极结构中不可调的功函数。此外，在半导体装置中，非硅通道材料(例如，Ge、III-V族(例如，InGaAs、InP))与Si相比，具有高迁移性但低得多的热稳定性。即使可经由掺杂或其他方式改良栅极结构的热稳定性以使得栅极结构可承受此高温，但通道材料仍存在本质性问题。因此，高温退火可能不适用于非硅通道装置。为解决上文论及的问题，本揭示案提供栅极结构、制造栅极结构的方法及修饰半导体结构中的覆盖层的方法，此有益于减少热预算及获得高品质的沉积层。因此，可改良半导体装置的效能。图1A至图1G是根据本揭示案的一些实施例的制造半导体装置中的栅极结构的方法的各阶段的横截面视图。参看图1A，提供基板110、经图案化介面层120及虚拟栅极130，在基板中形成有浅沟槽隔离(shallowtrenchisolation；STI)特征112。基板110可为半导体基板、绝缘体上半导体(semiconductoroninsulator；SOI)基板、硅上石墨烯基板、硅上III-V族(诸如硅上GaN)基板或硅基板。可通过蚀刻或以其他方式在基板110中形成凹部，接着用介电材料(诸如二氧化硅(SiO2))填充凹部，并可能通过化学机械研磨(chemicalmechnicalpolishing；CMP)制程平坦化来形成STI特征112。进一步地，在基板110及STI特征112上方形成介面层，并随后在介面层上方形成用于形成虚拟栅极的多晶硅层。接着，可通过蚀刻来图案化介面层及多晶硅层以形成经图案化介面层120及虚拟栅极130。在一些实施例中，介面层可实质上包括氧化硅、氮化硅、氮氧化硅、掺碳二氧化硅、氮化二氧化硅或上述的组合。参看图1B，在基板110于虚拟栅极130的相对侧上形成源极/漏极区域140，并沿虚拟栅极130的相对侧壁通过化学气相沉积(CVD)形成一对间隙壁150。在一些实施例中，通过磊晶生长制程形成源极/漏极区域140。在另一实施例中，通过植入形成源极/漏极区域140。参看图1C，在虚拟栅极130上方形成蚀刻阻挡层(etchstoplayer；ESL)160，并随后在蚀刻阻挡层160上方形成层间介电层(interlayerdielectriclayer；ILD)170。层间介电层170可包括具有小于3.0的k值的低k材料，且可通过旋转涂布或化学气相沉积(CVD)诸如有机硅酸盐玻璃(organosilicateglass；OSG)或掺碳氧化物(carbon-dopedoxide；CDO)形成。此类低k介电材料导致较低电容、较快切换及较快信号传输。参看图1D，蚀刻阻挡层160及层间介电层170经平坦化以移除层间介电层170及蚀刻阻挡层160的多个部分来曝露虚拟栅极130。随后，移除间隙壁150之间的虚拟栅极130以形成对应于已形成虚拟栅极130处的开口。因此，经由开口曝露间隙壁150的剩余部分及间隙壁150之间的经图案化介面层120。蚀刻阻挡层160可包括二氧化硅(SiO2)、二氧化铪(HfO2)、碳化硅(SiC)、掺碳氧化硅、掺碳氮化硅及/或其他材料。参看图1E，在经图案化介面层120、间隙壁150、蚀刻阻挡层160及层间介电层170上方形成栅极介本文档来自技高网...

【技术保护点】
一种制造一半导体装置中的一栅极结构的方法，其特征在于，包含：在一基板上方形成一栅极介电层；在该栅极介电层上方形成一覆盖层；利用一第一氢等离子处理该覆盖层以形成一第一经处理覆盖层；以及在该第一经处理覆盖层上方形成一栅电极。

【技术特征摘要】
2015.10.28 US 14/925,6571.一种制造一半导体装置中的一栅极结构的方法，其特征在于，包含：...

【专利技术属性】
技术研发人员：陈俊纮，刘维恩，陈亮吟，于雄飞，张惠政，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71