快速放电电路、显示装置、快速放电方法和显示控制方法制造方法及图纸

本发明专利技术提供一种快速放电电路、显示装置、快速放电方法和显示控制方法。所述快速放电电路包括放电单元；所述放电单元的控制端与驱动集成电路连接，所述放电单元的第一端与显示装置包括的栅线连接，所述放电单元的第二端与所述显示装置中的显示电平端连接；所述显示电平端与所述驱动集成电路连接；所述放电单元用于在所述显示装置异常掉电时控制所述显示电平端将第一电平写入所述栅线。本发明专利技术解决现有技术中在制作显示面板时需要采用变更后的掩膜的数目多，费用高的问题。

Fast discharge circuit, display device, fast discharge method, and display control method

The invention provides a fast discharge circuit, a display device, a fast discharge method, and a display control method. The fast discharge circuit includes a discharge unit; the control end of the discharge unit is connected with the driving integrated circuit, wherein one end of the discharge unit and display device includes a gate line connected to the discharge unit and the second end of the display device level is connected; the display terminal and the level the connecting drive integrated circuit; the discharge unit for display on the device when abnormal power fail to control the display level will be written to the end of the first level gate line. The invention solves the problem that the number of the required mask is high and the cost is high when the display panel is produced in the prior art.

【技术实现步骤摘要】
快速放电电路、显示装置、快速放电方法和显示控制方法
本专利技术涉及放电控制
，尤其涉及一种快速放电电路、显示装置、快速放电方法和显示控制方法。
技术介绍
LTPS(LowTemperaturePoly-silicon,低温多晶硅技术)显示产品因工艺设计与双栅的结构设计，漏电流Ioff比较小。所以在显示面板异常下电时，LTPS显示产品因漏电流Ioff较小的原因，电荷释放过程缓慢,易产生电荷残留。因此在显示装置异常掉电后，需要设置放电单元来快速释放Panel(显示面板)像素区电荷。现有的应用于显示装置的快速放电电路需要在GOA(GateOnArray，阵列基板行驱动)电路内为放电单元额外设计空间，在制作显示面板时需要采用变更后的Mask(掩膜)的数目多，费用高。
技术实现思路
本专利技术的主要目的在于提供一种快速放电电路、显示装置、快速放电方法和显示控制方法，解决现有技术中需要在显示基板上为放电单元额外设计专门的空间，在制作显示面板时需要采用变更后的掩膜的数目多，费用高的问题。为了达到上述目的，本专利技术提供了一种快速放电电路，应用于显示装置，所述快速放电电路包括放电单元；所述放电单元的控制端与驱动集成电路连接，所述放电单元的第一端与所述显示装置包括的栅线连接，所述放电单元的第二端与所述显示装置中的显示电平端连接；所述显示电平端与所述驱动集成电路连接；所述放电单元用于在所述显示装置异常掉电时控制所述显示电平端将第一电平写入所述栅线。实施时，所述放电单元包括放电晶体管；所述放电晶体管的栅极与所述驱动集成电路连接，所述放电晶体管的第一极与所述栅线连接，所述放电晶体管的第二极与所述显示电平端连接。本专利技术还提供了一种显示装置，包括多行栅线、多列数据线、数据开关和驱动集成电路，所述驱动集成电路包括数据电压提供单元，所述数据开关的第一端与所述数据电压提供单元连接，所述数据开关的第二端与所述数据线连接，所述显示装置还包括上述的快速放电电路；所述驱动集成电路还包括判断单元、电位控制单元和数据线控制单元；所述数据开关的控制端与所述数据线控制单元连接；所述判断单元用于当判断到所述显示装置异常掉电时输出异常掉电指示信号；所述电位控制单元分别与所述判断单元、所述放电单元的控制端和所述显示电平端连接，用于当接收到所述异常掉电指示信号时向所述放电单元的控制端输出放电控制信号，并控制所述显示电平端的电位为第一电平；所述数据线控制单元分别与所述判断单元、所述数据开关的控制端和所述数据电压提供单元连接，用于当接收到来自所述判断单元的异常掉电指示信号时控制所述数据开关以使得所述数据电压提供单元将预定放电电平写入所述数据线；所述放电单元用于当其控制端接收到所述放电控制信号时控制所述显示电平端将第一电平写入所述栅线。实施时，当像素区域中的栅极与所述栅线连接的薄膜晶体管为n型晶体管时，所述第一电平为高电平；当像素区域中的栅极与所述栅线连接的薄膜晶体管为p型晶体管时，所述第一电平为低电平。实施时，当所述放电单元包括放电晶体管时，所述放电晶体管的栅极与所述电位控制单元连接，所述放电晶体管的第一极与所述栅线连接，所述放电晶体管的第二极与所述显示电平端连接。所述电位控制单元还用于在未接收到所述异常掉电指示信号时，在触控时间段控制所述放电晶体管导通，并控制所述显示电平端将第二电平写入所述栅线。实施时，当像素区域中的栅极与所述栅线连接的薄膜晶体管为n型晶体管时，所述第二电平为低电平；当像素区域中的栅极与所述栅线连接的薄膜晶体管为p型晶体管时，所述第二电平为高电平。实施时，所述显示电平端为显示用低电平端；所述显示用低电平端与所述显示装置中的应用于静电防护电路中的静电防护用低电平端之间不导通。实施时，所述显示装置还包括栅极驱动电路；所述栅极驱动电路与起始信号输入端、时钟信号输入端、第一扫描电压输出端和第二扫描电压输出端连接；所述放电单元还分别与所述起始信号输入端、所述时钟信号输入端、所述第一扫描电压输出端和所述第二扫描电压输出端连接，还用于在接收到所述异常掉电指示信号时控制所述起始信号输入端、所述时钟信号输入端、所述第一扫描电压输出端和所述第二扫描电压输出端都接入第三电平，以控制所述栅极驱动电路正常工作。本专利技术还提供了一种快速放电方法，应用于上述的快速放电电路，所述快速放电方法包括：在显示装置异常掉电时，放电单元控制显示电平端将第一电平写入栅线。本专利技术还提供了一种显示控制方法，应用于上述的显示装置，所述显示控制方法包括：当判断单元判断到显示装置异常掉电时，判断单元向电位控制单元和数据线控制单元输出异常掉电指示信号；当数据线控制单元接收到所述异常掉电指示信号时，所述数据线控制单元控制所述数据开关以使得所述数据电压提供单元将预定放电电平写入数据线；当电位控制单元接收到所述异常掉电指示信号时，所述电位控制单元向放电单元的控制端输出放电控制信号，并控制显示电平端的电位为第一电平；当所述放电单元的控制端接收到所述放电控制信号时，所述放电单元控制所述显示电平端将第一电平写入栅线，以控制像素区域内栅极与该栅线连接的薄膜晶体管打开；像素电极上的残留电荷通过打开的薄膜晶体管释放至所述数据线。实施时，当所述放电单元包括放电晶体管，所述放电晶体管的栅极与所述电位控制单元连接，所述放电晶体管的第一极与相应行栅线连接，所述放电晶体管的第二极与所述显示电平端连接时，所述显示控制方法还包括：在所述电位控制单元未接收到所述异常掉电指示信号时，在触控时间段，所述电位控制单元控制所述放电晶体管导通，并控制所述显示电平端将第二电平写入所述栅线。实施时，当所述显示装置中的显示电平端为显示用低电平端时，所述显示控制方法还包括：控制将显示用低电平端和所述显示装置中的静电防护用低电平端分离，以使得所述显示用低电平端和静电防护用低电平端不连接。与现有技术相比，本专利技术所述的快速放电电路、显示装置、快速放电方法和显示控制方法利用现有的显示装置中已经包括的电路单元即可在显示装置异常掉电时控制像素区域中残留的电荷释放至相应的数据线，可以利用现有的电路单元实现快速放电，与现有技术相比节省显示基板上原有的为放电单元额外设计的空间，在制作显示面板时需要采用变更后的掩膜的数目少，费用低。附图说明图1是本专利技术实施例所述的快速放电电路的结构图；图2是本专利技术实施例所述的快速放电电路的放电单元的一具体实施例的结构图图3是本专利技术实施例所述的显示装置的结构图；图4是本专利技术实施例所述的显示装置的像素区域的示意图；图5A是本专利技术实施例所述的显示装置中的快速放电电路的放电单元的一具体实施例的结构图；图5B是所述放电单元的另一具体实施例的结构图；图5C是显示用低电平端VGL_GOA与驱动集成电路的输出端子之间的连接示意图；图6是所述放电单元的又一具体实施例的电路图；图7是本专利技术实施例所述的显示控制方法的流程图；图8是VGL_GOA和VGL_ESD分离示意图；图9是图8所示中各单元间的信号线的连接与切断示意图；图10A是在现有技术中第一DO侧ESD单元与第一GOA电路区域共用VGL信号的示意图；图10B是在本专利技术实施例中第一DO侧ESD单元通过静电防护低电平端VGL_ESD获得低电平VGL，第一GOA电路区域与显示用低电平端VGL_GOA连接本文档来自技高网...

【技术保护点】
一种快速放电电路，应用于显示装置，其特征在于，所述快速放电电路包括放电单元；所述放电单元的控制端与驱动集成电路连接，所述放电单元的第一端与所述显示装置包括的栅线连接，所述放电单元的第二端与所述显示装置中的显示电平端连接；所述显示电平端与所述驱动集成电路连接；所述放电单元用于在所述显示装置异常掉电时控制所述显示电平端将第一电平写入所述栅线。

【技术特征摘要】
1.一种快速放电电路，应用于显示装置，其特征在于，所述快速放电电路包括放电单元；所述放电单元的控制端与驱动集成电路连接，所述放电单元的第一端与所述显示装置包括的栅线连接，所述放电单元的第二端与所述显示装置中的显示电平端连接；所述显示电平端与所述驱动集成电路连接；所述放电单元用于在所述显示装置异常掉电时控制所述显示电平端将第一电平写入所述栅线。2.如权利要求1所述的快速放电电路，其特征在于，所述放电单元包括放电晶体管；所述放电晶体管的栅极与所述驱动集成电路连接，所述放电晶体管的第一极与所述栅线连接，所述放电晶体管的第二极与所述显示电平端连接。3.一种显示装置，包括多行栅线、多列数据线、数据开关和驱动集成电路，所述驱动集成电路包括数据电压提供单元，所述数据开关的第一端与所述数据电压提供单元连接，所述数据开关的第二端与所述数据线连接，其特征在于，所述显示装置还包括如权利要求1或2所述的快速放电电路；所述驱动集成电路还包括判断单元、电位控制单元和数据线控制单元；所述数据开关的控制端与所述数据线控制单元连接；所述判断单元用于当判断到所述显示装置异常掉电时输出异常掉电指示信号；所述电位控制单元分别与所述判断单元、所述放电单元的控制端和所述显示电平端连接，用于当接收到所述异常掉电指示信号时向所述放电单元的控制端输出放电控制信号，并控制所述显示电平端的电位为第一电平；所述数据线控制单元分别与所述判断单元、所述数据开关的控制端和所述数据电压提供单元连接，用于当接收到来自所述判断单元的异常掉电指示信号时控制所述数据开关以使得所述数据电压提供单元将预定放电电平写入所述数据线；所述放电单元用于当其控制端接收到所述放电控制信号时控制所述显示电平端将第一电平写入所述栅线。4.如权利要求3所述的显示装置，其特征在于，当像素区域中的栅极与所述栅线连接的薄膜晶体管为n型晶体管时，所述第一电平为高电平；当像素区域中的栅极与所述栅线连接的薄膜晶体管为p型晶体管时，所述第一电平为低电平。5.如权利要求3所述的显示装置，其特征在于，当所述放电单元包括放电晶体管时，所述放电晶体管的栅极与所述电位控制单元连接，所述放电晶体管的第一极与所述栅线连接，所述放电晶体管的第二极与所述显示电平端连接。所述电位控制单元还用于在未接收到所述异常掉电指示信号时，在触控时间段控制所述放电晶体管导通，并控制所述显示电平端将第二电平写入所述栅线。6.如权利要求5所述的显示装置，其特征在于，当像素区域中的栅极与所述栅线连接的薄膜晶体管为n型晶体管时，所述第二电平为低电平；当像素区域...

【专利技术属性】
技术研发人员：孙世成，王珍，丛乐乐，方业周，霍培荣，
申请(专利权)人：京东方科技集团股份有限公司，鄂尔多斯市源盛光电有限责任公司，
类型：发明
国别省市：北京,11