移位寄存器单元、阵列基板和显示装置制造方法及图纸

本发明专利技术公开了一种移位寄存器单元、阵列基板和显示装置，属于显示领域。该移位寄存器单元中：第一晶体管的栅极连接第三节点，源极和漏极中的一个连接第一时钟信号线，另一个连接第二节点；第二晶体管的栅极连接第三节点，源极和漏极中的一个连接第三节点，另一个连接第一时钟信号线；充电模块用于在第二时钟信号线上为有效电平时将第三节点处置为有效电平；存储模块用于在第三节点通过第二晶体管对第一时钟信号线进行放电时存储第二晶体管的阈值电压，并在第一时钟信号线通过第一晶体管改变第二节点处的电平时利用已存储的阈值电压补偿第一晶体管的阈值电压。本发明专利技术可以解决时钟信号导致晶体管阈值电压漂移，进而引发输出信号异常的问题。

Shift register unit, array substrate, and display device

The invention discloses a shift register unit, an array substrate and a display device, which belong to the display field. The shift register unit: the gate of the first transistor is connected with third nodes, the source and drain is connected to a first clock signal line pole, another connecting second nodes; the gate of the second transistor connected to the third node, the source and drain is connected to a third node pole, another is connected with the first clock signal line; charging module used in the second clock signal line for effective level will be third nodes for effective disposal level; storage module used in the third node through the second transistor threshold voltage to discharge the first clock signal line storage second transistor, and a first clock signal line through the first transistor level change second nodes when using threshold the stored voltage of the first transistor threshold voltage compensation. The invention can solve the problem that the clock signal leads to the drift of the transistor threshold voltage, and then leads to the abnormal output signal.

【技术实现步骤摘要】
移位寄存器单元、阵列基板和显示装置
本专利技术涉及显示领域，特别涉及一种移位寄存器单元、阵列基板和显示装置。
技术介绍
阵列基板行驱动(GatedriverOnArray，GOA)技术相较于传统工艺而言，不仅节约了成本，实现显示面板两边对称的设计，还省去了芯片的绑定区域和例如扇出区的布线区域，有利于窄边框设计的实现。同时，由于GOA技术可以省去行方向上的芯片绑定工艺，对整体的产能、良率提升也有很大的帮助。现有的GOA设计中，移位寄存器单元内设有控制信号输出的第一节点和控制信号复位的第二节点，并通常会设计二极管连接方式的薄膜晶体管(ThinFilmTransistor，TFT)来利用时钟信号对第二节点进行周期性复位。由此，该TFT会在时钟信号的作用下长期处于开关交替的状态，因而很容易出现大的阈值电压漂移，影响第二节点的电位，导致本级输出信号异常，并会在移位寄存器单元的级联关系下将异常信号向下传递，造成大范围的显示异常。目前行业内为了解决这一问题，一般会通过分压等手段降低上述TFT的栅极电压，以减轻其阈值电压漂移、增强移位寄存器单元的稳定性。然而，降低栅极电压所需要添加的TFT也会连接时钟信号，因而仍然存在阈值电压漂移的问题，长期作用下依然会造成输出信号异常。即，现有手段只能在一定程度上缓解信号失真，而并不能解决由此造成的输出信号异常的问题。
技术实现思路
针对现有技术中的缺陷，本专利技术提供一种移位寄存器单元、阵列基板和显示装置，可以解决时钟信号导致晶体管阈值电压漂移，进而引发输出信号异常的问题。第一方面，本专利技术提供了一种移位寄存器单元，包括：输出端，用于控制所述输出端处的信号输出的第一节点，以及用于控制所述输出端处和所述第一节点处的信号复位的第二节点，所述移位寄存器单元还包括：第一晶体管，所述第一晶体管的栅极连接第三节点，源极和漏极中的一个连接第一时钟信号线，另一个连接所述第二节点；第二晶体管，所述第二晶体管的栅极连接所述第三节点，源极和漏极中的一个连接所述第三节点，另一个连接所述第一时钟信号线；分别连接所述第三节点和第二时钟信号线的充电模块，用于在第二时钟信号线上为有效电平时将所述第三节点处置为有效电平；分别连接所述第三节点和所述第一时钟信号线的存储模块，用于在所述第三节点通过所述第二晶体管对所述第一时钟信号线进行放电时存储所述第二晶体管的阈值电压，并在所述第一时钟信号线通过所述第一晶体管变更所述第二节点处的电平时利用已存储的阈值电压补偿所述第一晶体管的阈值电压；其中，所述第一晶体管和所述第二晶体管的阈值电压相同；所述第一时钟信号线上和所述第二时钟信号线上分别加载正相时钟信号和反相时钟信号中的一个。在一种可能的实现方式中，在同一次时钟翻转的过程中，所述第一时钟信号线上由有效电平转为无效电平的时刻早于所述第二时钟信号线上由无效电平转为有效电平的时刻。在一种可能的实现方式中，所述存储模块包括第一电容，所述第一电容的第一端连接所述第三节点，第二端连接所述第一时钟信号线。在一种可能的实现方式中，所述充电模块包括第三晶体管，所述第三晶体管的栅极连接所述第二时钟信号线，源极和漏极中的一个连接所述第二时钟信号线，另一个连接所述第三节点。在一种可能的实现方式中，所述移位寄存器单元还包括：第四晶体管，所述第四晶体管的栅极连接所述第一节点，源极和漏极中的一个连接所述第二时钟信号线，另一个连接所述输出端；第二电容，所述第二电容的第一端连接所述第一节点，第二端连接所述输出端。在一种可能的实现方式中，所述移位寄存器单元还具有输入端和复位端，所述移位寄存器单元还包括：第五晶体管，所述第五晶体管的栅极连接所述输入端，源极和漏极中的一个连接所述输入端，另一个连接所述第一节点；第六晶体管，所述第六晶体管的栅极连接所述复位端，源极和漏极中的一个连接所述第一节点，另一个连接无效电平电压线；第七晶体管，所述第七晶体管的栅极连接所述复位端，源极和漏极中的一个连接所述输出端，另一个连接无效电平电压线。在一种可能的实现方式中，所述移位寄存器单元还包括：所述第八晶体管，所述第八晶体管的栅极连接所述第一时钟信号线，源极和漏极中的一个连接所述输入端，另一个连接所述第一节点；所述第九晶体管，所述第九晶体管的栅极连接所述第一时钟信号线，源极和漏极中的一个连接所述输出端，另一个连接所述无效电平电压线。在一种可能的实现方式中，所述移位寄存器单元还包括：第十晶体管，所述第十晶体管的栅极连接所述第二节点，源极和漏极中的一个连接所述第一节点，另一个连接无效电平电压线；第十一晶体管，所述第十一晶体管的栅极连接所述第二节点，源极和漏极中的一个连接所述输出端，另一个连接无效电平电压线；第十二晶体管，所述第十二晶体管的栅极连接所述第一节点，源极和漏极中的一个连接所述第二节点，另一个连接无效电平电压线第二方面，本专利技术还提供了一种阵列基板，包括上述任意一种的移位寄存器单元。第三方面，本专利技术还提供了一种显示装置，包括显示面板和上述任意一种的阵列基板。由上述技术方案可知，由于第一晶体管与第二晶体管的栅极连接同样的信号，并且具有相同的阈值电压，因此可以认为其阈值电压漂移状况是等同的。从而，本专利技术中的存储模块可以在充电模块的配合下存储第二晶体管的阈值电压，来进行第一晶体管的阈值电压补偿，因而可以从根本上消除第一晶体管的阈值电压漂移对第二节点处电位的影响，解决由此引发的输出信号异常的问题。相比于现有技术，本专利技术可以提升移位寄存器单元的稳定性，实现更优的产品性能。附图说明为了更清楚地说明本专利技术实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1是本专利技术一个实施例提供的移位寄存器单元的结构框图；图2是图1所示的移位寄存器单元的电路时序图；图3是本专利技术一个实施例提供的移位寄存器单元的电路结构图；图4是图3所示的移位寄存器单元的电路时序图；图5是本专利技术又一实施例提供的移位寄存器单元的电路时序图。具体实施方式为使本专利技术的目的、技术方案和优点更加清楚，下面将结合附图对本专利技术实施方式作进一步地详细描述。图1是本专利技术一个实施例提供的移位寄存器单元的结构框图。参见图1，该移位寄存器单元包括输出端OUT，用于控制输出端OUT处的信号输出的第一节点PU，以及用于控制输出端OUT处和第一节点PU处的信号复位的第二节点PD。在一个示例中，第一节点PU处的高电平和低电平分别可以导通和截断输出端OUT与高电平电压线之间的连接，从而实现信号输出的控制；第二节点PD处的高电平和低电平分别可以导通和截断输出端OUT与低电平电压线之间的连接以及第一节点PU与低电平电压线之间的连接，从而实现信号复位的控制。在实施时，可以参照相关技术中的控制信号输出的第一节点的设置方式设置上述第一节点PU，并参照相关技术中的控制信号复位的第二节点的设置方式设置上述第二节点PD，本实施例对此不作具体限制。参见图1，上述移位寄存器单元还包括第一晶体管M1、第二晶体管M2、存储模块11和充电模块12，其中：第一晶体管M1和第二晶体管M2为阈值电压相同的N型晶体管，即可以在栅极连接高电本文档来自技高网...

【技术保护点】
一种移位寄存器单元，包括：输出端，用于控制所述输出端处的信号输出的第一节点，以及用于控制所述输出端处和所述第一节点处的信号复位的第二节点，其特征在于，所述移位寄存器单元还包括：第一晶体管，所述第一晶体管的栅极连接第三节点，源极和漏极中的一个连接第一时钟信号线，另一个连接所述第二节点；第二晶体管，所述第二晶体管的栅极连接所述第三节点，源极和漏极中的一个连接所述第三节点，另一个连接所述第一时钟信号线；分别连接所述第三节点和第二时钟信号线的充电模块，用于在第二时钟信号线上为有效电平时将所述第三节点处置为有效电平；分别连接所述第三节点和所述第一时钟信号线的存储模块，用于在所述第三节点通过所述第二晶体管对所述第一时钟信号线进行放电时存储所述第二晶体管的阈值电压，并在所述第一时钟信号线通过所述第一晶体管变更所述第二节点处的电平时利用已存储的阈值电压补偿所述第一晶体管的阈值电压；其中，所述第一晶体管和所述第二晶体管的阈值电压相同；所述第一时钟信号线上和所述第二时钟信号线上分别加载正相时钟信号和反相时钟信号中的一个。

【技术特征摘要】
1.一种移位寄存器单元，包括：输出端，用于控制所述输出端处的信号输出的第一节点，以及用于控制所述输出端处和所述第一节点处的信号复位的第二节点，其特征在于，所述移位寄存器单元还包括：第一晶体管，所述第一晶体管的栅极连接第三节点，源极和漏极中的一个连接第一时钟信号线，另一个连接所述第二节点；第二晶体管，所述第二晶体管的栅极连接所述第三节点，源极和漏极中的一个连接所述第三节点，另一个连接所述第一时钟信号线；分别连接所述第三节点和第二时钟信号线的充电模块，用于在第二时钟信号线上为有效电平时将所述第三节点处置为有效电平；分别连接所述第三节点和所述第一时钟信号线的存储模块，用于在所述第三节点通过所述第二晶体管对所述第一时钟信号线进行放电时存储所述第二晶体管的阈值电压，并在所述第一时钟信号线通过所述第一晶体管变更所述第二节点处的电平时利用已存储的阈值电压补偿所述第一晶体管的阈值电压；其中，所述第一晶体管和所述第二晶体管的阈值电压相同；所述第一时钟信号线上和所述第二时钟信号线上分别加载正相时钟信号和反相时钟信号中的一个。2.根据权利要求1所述的移位寄存器单元，其特征在于，在同一次时钟翻转的过程中，所述第二时钟信号线上由有效电平转为无效电平的时刻早于所述第一时钟信号线上由无效电平转为有效电平的时刻。3.根据权利要求1所述的移位寄存器单元，其特征在于，所述存储模块包括第一电容，所述第一电容的第一端连接所述第三节点，第二端连接所述第一时钟信号线。4.根据权利要求1所述的移位寄存器单元，其特征在于，所述充电模块包括第三晶体管，所述第三晶体管的栅极连接所述第二时钟信号线，源极和漏极中的一个连接所述第二时钟信号线，另一个连接所述第三节点。5.根据权利要求1至4中任一项所述的移位寄存器单元，其特征在于，所述移位寄存器单元还包括...

【专利技术属性】
技术研发人员：钱先锐，李博，
申请(专利权)人：京东方科技集团股份有限公司，合肥鑫晟光电科技有限公司，
类型：发明
国别省市：北京,11