部分双模冗余的故障检测电路的设计方法技术

本发明专利技术涉及故障检测技术领域，提供一种部分双模冗余的故障检测电路的设计方法。该故障检测电路的设计方法包括：输入需要进行部分双模冗余的功能电路的描述文件；从描述文件中提取目标电路，并将所提取出的目标电路生成电路网表结构；通过胚胎电子细胞阵列的平均无故障时间模型，以电路的平均无故障时间为优化目标，对电路网表结构进行优化；将经过优化后的电路网表结构映射到电子胚胎细胞阵列中，生成包括查找表和D触发器的电路网表。该部分双模冗余的故障检测电路的设计方法能够在电子细胞阵列中存在不可检测单元的情况下进行有效的故障检测设计，在资源限制的条件下能够提高故障检测电路的可靠性。

Design method of fault detection circuit with partial dual mode redundancy

The invention relates to the technical field of fault detection, and provides a design method of a fault detection circuit with partial dual mode redundancy. Including the design method of the fault detection circuit: input need to be part of the dual redundancy function circuit description file; extract the target circuit from the description of documents, and to extract the target circuit netlist structure; through the embryonic array MTBF model with circuit MTBF for the optimization goal, the circuit netlist structure is optimized; the optimized netlist is mapped to the electronic structure of embryonic cells in the array, the circuit netlist generation includes a lookup table and D flip flop. The design method of the fault detection circuit part of the dual redundant fault detection design can effectively be detected under the condition of existing in the electronic unit cell array, can improve the reliability of fault detection circuit in resource limited conditions.

【技术实现步骤摘要】
部分双模冗余的故障检测电路的设计方法
本专利技术涉及故障检测
，特别是涉及一种部分双模冗余的故障检测电路的设计方法。
技术介绍
胚胎电子细胞阵列是一种新型的具有故障自检测和自修复能力的高可靠性硬件。在环境恶劣，人工维修难以开展以及对任务要求严苛，需要电子设备长时间连续可靠运行的领域，如深海、深空、强辐射、金融等领域，具有广阔的应用前景。自胚胎电子细胞阵列的概念提出以来，阵列内故障的实时在线检测问题一直是一个亟待解决的关键性问题。国内外众多学者针对这个问题开展了大量的研究，总结目前已有的故障检测方法，主要的设计思路可分为四类：第一类设计思路是基于电子细胞内或细胞间的局部检测方法；第二类设计思路是采用外部检测资源对电子细胞阵列的输入输出进行实时检测的方法；第三类设计思路是在电子细胞阵列内设计在线BIST(Built-inSelf-Test)结构；第四类设计思路是在电子细胞阵列内，利用空闲电子细胞生成在线故障检测结构的方法。目前，在胚胎电子细胞阵列内，如何利用空闲电子细胞进行在线故障检测设计，尚缺乏深入的研究。其中双模冗余(DualModularRedundancy，DMR)是一种可行的，实用的方法，它具有故障检测率高，设计简单，通用性强等优点，但是实现双模冗余的硬件消耗很大，在不考虑电子细胞阵列规模，或者需要实现的电路较小时，双模冗余是一种有效的方法。但是，在实际应用中，电子细胞阵列的规模总是有限的，当要实现的电路规模大于电子细胞阵列规模的一半时，双模冗余结构将无法实现。
技术实现思路
本专利技术要解决的技术问题是针对上述现有技术的不足，提供一种部分双模冗余的故障检测电路的设计方法，能够在电子细胞阵列中存在不可检测单元的情况下进行有效的检测。本专利技术实施例，提供一种部分双模冗余的故障检测电路的设计方法，用于设计检测胚胎电子细胞阵列故障的故障检测电路，该方法包括：输入需要进行部分双模冗余的功能电路的描述文件；从所述描述文件中提取目标电路，并将所提取出的目标电路生成电路网表结构；通过电子胚胎细胞阵列的平均无故障时间模型，以平均无故障时间为优化目标，对所述电路网表结构进行优化；将经过优化后的所述电路网表结构映射到电子胚胎细胞阵列中，生成包括查找表和D触发器的电路网表；其中，所述平均无故障时间模型中包含表征电子细胞阵列中的故障不可检测单元的参数。优选的，所述将经过优化后的所述电路网表结构映射到电子胚胎细胞阵列中包括：通过逻辑综合优化过程，将经过优化后的所述电路网表结构再次进行优化；将经过优化后的所述电路网表结构映射到电子胚胎细胞阵列中。优选的，所述平均无故障时间模型的计算过程为：假设电路中电子细胞的个数为U，定义电子细胞阵列的规模为m×n，其中对于电子细胞阵列规模为N×N，采用列移除进行自修复的电子细胞阵列，若m×n的电子细胞为工作细胞，假设每个电子细胞的可靠度r(t)＝e-λt，则电子细胞阵列的MTTF为：在电子细胞阵列中存在故障不可检测的细胞单元时，结合所述故障不可检测单元，假设可被检测的电子细胞的规模为m×n，不可被检测的电子细胞个数为s，则电子系统实际上可以看成是由可检测的电路部分与不可检测的电路部分构成的串联系统，得出所述平均无故障时间模型为：其中，优选的，所述平均无故障时间模型的计算过程还包括：结合输出端口限制、电子细胞阵列规模限制和故障检测率限制，选择输出端口。优选的，所述输出端口限制条件为：设定所述电路网表有N个输出端口，输出端口选择向量为O＝(o1,o2,…,oN)，其中oi＝{1,0}；输出端口权重向量W＝(w1,w2,…,wN)，其中wi为第i个输出端口的权重值，且0≤wi≤1；输出端选择向量O受到输出端权重向量的限制，设定输出端口i被选择的概率为pi，则输出端选择向量O中的元素满足oi＝1，其中pi＝wi。优选的，所述电子细胞阵列规模限制条件为：设定经过优化的冗余电路的电子细胞个数记为UOopt(A)；当输出端口个数大于1时，检测器的个数由输出端选择向量O计算可得为O2，当输出端口个数等于1时，检测器的个数为2；则部分双模冗余后电路中的电子细胞总数为：U＝A+UOopt(A)+O2≤D其中，D为电子细胞阵列规模限制参数。优选的，所述故障检测率限制条件为：设定所述故障检测率参数为C，且0≤C≤1；根据电子细胞阵列中可检测的细胞个数与电子细胞总数得出所述故障检测率限制条件：其中，当选择输出端口i时，电子细胞阵列中与输出端口i相关的电子细胞构成集合ai，所有工作的电子细胞构成集合A，则定义由O确定的A的子集为SO(A)＝{ai}，其中子集ai满足ai∈SO(A)(oi＝1)，则UO(A)为根据O确定的电子细胞集合优选的，对输出端口的选择过程具体为：将输出端口选择向量O作为基因编码，根据输出端权重向量W随机生成预设数量的基因；所述预设数量的基因构成基因池；根据基因编码，选择相应的输出端口，进行电子细胞集选择；所述电子细胞集中包括冗余电路；对所述电子细胞集中的冗余电路进行重新综合；计算所述冗余电路面积和故障检测率；所述冗余电路面积为构成所述冗余电路的电子细胞个数；计算适应度函数；通过精英保留策略，从当前基因池中选择精英基因，并在当前基因池其余的基因中随机选择一个普通基因，将所述精英基因与所述普通基因进行交叉操作，生成两个新的基因，并将新生成的两个基因存入所述基因池中；按照预设变异率，对当前基因池内所有的基因下进行变异操作，并将变异后的基因存入所述基因池中；采用精英基因保留策略对所述基因池进行基因更新。优选的，所述适应度函数为：优选的，所述对所述电子细胞集中的冗余电路进行重新综合包括：将冗余电路转化为AIG格式；经过时序优化、逻辑优化和逻辑映射，重新生成与原冗余电路功能完全相同的冗余电路。采用上述技术方案所产生的有益效果在于：本专利技术实施例，输入需要进行部分双模冗余的功能电路的描述文件，从所述描述文件中提取目标电路，并将所提取出的目标电路生成电路网表结构；通过电子胚胎细胞阵列的平均无故障时间模型，以平均无故障时间为优化目标，对所述电路网表结构进行优化；将经过优化后的所述电路网表结构映射到电子胚胎细胞阵列中，生成包括查找表和D触发器的电路网表，因此能够在电子细胞阵列中存在不可检测单元的情况下进行有效的故障检测，在资源限制的条件下能够提高故障检测电路的可靠性。附图说明图1是本专利技术实施例中故障检测电路的结构示意图；图2是本专利技术实施例中加法器的部分双模冗余设计结构示意图；图3是本专利技术实施例中检测器的结构示意图；图4是本专利技术实施例中故障检测电路的设计方法的流程图；图5是本专利技术实施例中部分双模冗余与双模冗余的MTTF示意图；图6是本专利技术实施例中对输出端口的选择流程示意图；图7是本专利技术实施例中12×12阵列中的部分双模冗余优化示意图；图8是本专利技术实施例中15×15阵列中的部分双模冗余优化示意图；图9是本专利技术实施例中20×20阵列中的部分双模冗余优化示意图；图10是本专利技术实施例中25×25阵列中的部分双模冗余优化示意图；图11是本专利技术实施例中不同阵列中部分双模冗余电路的面积和故障检测率示意图；图12是本专利技术实施例中标准电路的面积、MTTF和FDR变化率示意图。具体实施方式下面结合附图和具体实施方式对本专利技术作进一步本文档来自技高网...

【技术保护点】
一种部分双模冗余的故障检测电路的设计方法，用于设计检测胚胎电子细胞阵列故障的故障检测电路，其特征在于，该方法包括：输入需要进行部分双模冗余的功能电路的描述文件；从所述描述文件中提取目标电路，并将所提取出的目标电路生成电路网表结构；通过电子胚胎细胞阵列的平均无故障时间模型，以平均无故障时间为优化目标，对所述电路网表结构进行优化；将经过优化后的所述电路网表结构映射到电子胚胎细胞阵列中，生成包括查找表和D触发器的电路网表；其中，所述平均无故障时间模型中包含表征电子细胞阵列中的故障不可检测单元的参数。

【技术特征摘要】
1.一种部分双模冗余的故障检测电路的设计方法，用于设计检测胚胎电子细胞阵列故障的故障检测电路，其特征在于，该方法包括：输入需要进行部分双模冗余的功能电路的描述文件；从所述描述文件中提取目标电路，并将所提取出的目标电路生成电路网表结构；通过电子胚胎细胞阵列的平均无故障时间模型，以平均无故障时间为优化目标，对所述电路网表结构进行优化；将经过优化后的所述电路网表结构映射到电子胚胎细胞阵列中，生成包括查找表和D触发器的电路网表；其中，所述平均无故障时间模型中包含表征电子细胞阵列中的故障不可检测单元的参数。2.根据权利要求1所述的部分双模冗余的故障检测电路的设计方法，其特征在于，所述将经过优化后的所述电路网表结构映射到电子胚胎细胞阵列中包括：通过逻辑综合优化过程，将经过优化后的所述电路网表结构再次进行优化；将经过优化后的所述电路网表结构映射到电子胚胎细胞阵列中。3.根据权利要求1所述的部分双模冗余的故障检测电路的设计方法，其特征在于，所述平均无故障时间模型的计算过程为：假设电路中电子细胞的个数为U，定义电子细胞阵列的规模为m×n，其中对于电子细胞阵列规模为N×N，采用列移除进行自修复的电子细胞阵列，若m×n的电子细胞为工作细胞，假设每个电子细胞的可靠度r(t)＝e-λt，则电子细胞阵列的MTTF为：在电子细胞阵列中存在故障不可检测的细胞单元时，结合所述故障不可检测单元，假设可被检测的电子细胞的规模为m×n，不可被检测的电子细胞个数为s，则所述平均无故障时间模型为：其中，4.根据权利要求3所述的部分双模冗余的故障检测电路的设计方法，其特征在于，所述对所述电路网表结构进行优化包括：结合输出端口限制、电子细胞阵列规模限制和故障检测率限制，选择输出端口。5.根据权利要求4所述的部分双模冗余的故障检测电路的设计方法，其特征在于，所述输出端口限制条件为：设定所述电路网表有N个输出端口，输出端口选择向量为O＝(o1,o2,…,oN)，其中oi＝{1,0}；输出端口权重向量W＝(w1,w2,…,wN)，其中wi为第i个输出端口的权重值，且0≤wi≤1；输出端选择向量O受到输出端权重向量的限制，设定输出端口i被选择的概率为pi，则输出端选择向量O中的元素满足...

【专利技术属性】
技术研发人员：蔡金燕，孟亚峰，李丹阳，朱赛，张峻宾，王利伟，
申请(专利权)人：中国人民解放军军械工程学院，
类型：发明
国别省市：河北,13