一种基于二乘二取二架构的移频电码化信号驱动系统技术方案

本发明专利技术涉及一种基于二乘二取二架构的移频电码化信号驱动系统，包括联锁下位机IPS、联锁维护台SDM、移频电码化驱动模块CDDM、发码器和全电子通信模块EIOCOM2，所述的发码器、移频电码化驱动模块CDDM、全电子通信模块EIOCOM2、联锁下位机IPS依次连接，所述的全电子通信模块EIOCOM2与联锁维护台SDM连接；所述的移频电码化驱动模块CDDM通过联锁下位机IPS获取编码和发码命令，并向发码器发送编码信号，驱动发码器产生相应的移频信号，同时根据发码命令选择发送移频信号的轨道区段。与现有技术相比，本发明专利技术具有大大提高系统可靠性和可维护性等优点。

A frequency shift coding signal drive system based on two multiplied two to two architecture

The present invention relates to a drive system frequency shift coding signal of two out of two two based, including the lower machine IPS, interlocking interlocking maintenance SDM, frequency shift coding module, CDDM code generator and electronic communication module EIOCOM2, the coder, frequency shift coding module CDDM full electronic communication module EIOCOM2, interlocking machine IPS are connected in sequence, EIOCOM2 and interlocking electronic communication module and the maintenance of SDM connection; the frequency shift coding module CDDM through interlocking slave IPS access code encoding and command, and the code is sent to the encoding signal generator, drive to produce the corresponding frequency shift signal, and according to the code to send command to select the frequency shift signal of track section. Compared with the prior art, the invention has the advantages of greatly improving the reliability and the maintainability of the system.

【技术实现步骤摘要】
一种基于二乘二取二架构的移频电码化信号驱动系统
本专利技术涉及一种铁路信号设备系统，尤其是涉及一种基于二乘二取二架构的移频电码化信号驱动系统。
技术介绍
随着我国铁路事业的发展，对站内轨道电路的要求也越来越高了，安全设备容不得半点闪失，而轨道电路分路不良却时时威胁着行车安全。为实现对移频电码化信号的正确驱动并将移频电码化信号正确发送到轨道区段上，需要搭建较为复杂的继电电路和监测电路来实现，这使得实际设计和施工中需要较多继电器及监测电路。这些继电器和监测电路成本较高，且会在机房占用较大空间。另外，某个继电器发生故障时，无法及时报警，不方便现场维护。
技术实现思路
本专利技术的目的就是为了克服上述现有技术存在的缺陷而提供一种基于二乘二取二架构的移频电码化信号驱动系统，根据IPS发送的编码和发码命令，输出编码信号，驱动发码器生成相应的移频电码化信号，同时根据发码命令，将移频电码化信号发送到对应的轨道区段上。此外，CDDM将报警信息发送给SDM，实现板卡运行的监测。该系统利用高性能电路板取代以往继电电路，降低施工和维护成本。本专利技术的目的可以通过以下技术方案来实现：一种基于二乘二取二架构的移频电码化信号驱动系统，包括联锁下位机IPS、联锁维护台SDM、移频电码化驱动模块CDDM、发码器和全电子通信模块EIOCOM2，所述的发码器、移频电码化驱动模块CDDM、全电子通信模块EIOCOM2、联锁下位机IPS依次连接，所述的全电子通信模块EIOCOM2与联锁维护台SDM连接；所述的移频电码化驱动模块CDDM通过联锁下位机IPS获取编码和发码命令，并向发码器发送编码信号，驱动发码器产生相应的移频信号，同时根据发码命令选择发送移频信号的轨道区段。所述的联锁下位机IPS、全电子通信模块EIOCOM2和移频电码化驱动模块CDDM均为二乘二取二的安全冗余系统。所述的移频电码化驱动模块CDDM设有10路编码信号和6路发码信号的输出接口，并带有对自身模块上的安全器件进行周期性检测模块。所述的移频电码化驱动模块CDDM包括处理器、编码继电器、发码继电器和继电器驱动电源，所述的处理器包括FPGA和CPU，所述的FPGA分别与CPU、编码继电器、发码继电器、继电器驱动电源连接；所述的FPGA周期性地对编码继电器、发码继电器、继电器驱动电源状态进行采样，并分别发给CPU，CPU通过继电器驱动电源状态和编码发码继电器状态来判断板卡状态，然后进行二乘二取二比较得到最终的板卡状态，并通过全电子通信模块EIOCOM2将板卡状态发送给联锁维护台SDM。所述的FPGA和CPU均采用双机热备冗余。所述的移频电码化驱动模块CDDM还包括与FPGA连接的FBJ采集模块，该FBJ采集模块周期性地采集FBJ状态并发送给FPGA，该FPGA发送给CPU，该CPU通过全电子通信模块EIOCOM2将FBJ状态发送给联锁下位机IPS以及联锁维护台SDM。所述的移频电码化驱动模块CDDM还包括分别与处理器、编码继电器、发码继电器和继电器驱动电源连接的隔离模块，当编码继电器、发码继电器或继电器驱动电源发生异常的时候，隔离模块打开隔离继电器，断开继电器供电以及编码发码信号和输出端口的连接。所述的移频电码化驱动模块CDDM还包括分别与处理器和隔离模块连接的熔丝模块；当隔离模块故障或板卡出现影响安全性的异常情况时，熔丝模块会将烧断板卡熔丝，将板卡导向安全态。所述的联锁维护台SDM具有将收到监测信息保存以及故障报警功能。当从所述的联锁下位机IPS中收到驱动一路以上的编码命令时，所述的移频电码化驱动模块CDDM将不输出任何编码信号。与现有技术相比，本专利技术具有以下优点：1)该系统基于二取二架构和BIT技术，保证了安全性；利用高性能CPU和FPGA及小型继电器，取代以往继电电路方式，降低了施工难度和项目成本；而二乘二的冗余设计并支持热插拔，可以大大提高系统可靠性和可维护性。2)系统能够以更低成本，更简单的施工，以及更方便的维护，来取代以往的继电电路和监测电路；CDDM能够根据IPS发送的命令，驱动编码信号和发码信号。另外CDDM通过SDM进行故障报警及监测信息保存。附图说明图1为本专利技术移频电码化信号驱动系统结构示意图；图2为本专利技术移频电码化驱动模块CDDM内部原理图。具体实施方式下面结合附图和具体实施例对本专利技术进行详细说明。本实施例以本专利技术技术方案为前提进行实施，给出了详细的实施方式和具体的操作过程，但本专利技术的保护范围不限于下述的实施例。如图1所示，一种基于二乘二取二架构的移频电码化信号驱动系统，包括联锁下位机IPS、联锁维护台SDM、移频电码化驱动模块CDDM、发码器FM和全电子通信模块EIOCOM2，所述的发码器FM、移频电码化驱动模块CDDM、全电子通信模块EIOCOM2、联锁下位机IPS依次连接，所述的全电子通信模块EIOCOM2与联锁维护台SDM连接；所述的移频电码化驱动模块CDDM通过联锁下位机IPS获取编码和发码命令，并向发码器发送编码信号，驱动发码器产生相应的移频信号，同时根据发码命令选择发送移频信号的轨道区段。所述的移频电码化驱动模块CDDM设有10路编码信号和6路发码信号的输出接口，并带有对自身模块上的安全器件进行周期性检测模块。如图2所示，所述的移频电码化驱动模块CDDM包括处理器、编码继电器4、发码继电器3、继电器驱动电源，所述的处理器包括FPGA和CPU，所述的FPGA和CPU均采用双机热备冗余。所述的FPGA分别与CPU、编码继电器4、发码继电器3、继电器驱动电源连接；所述的FPGA周期性地对编码继电器、发码继电器、继电器驱动电源状态进行采样，并分别发给CPU，CPU通过继电器驱动电源状态和编码发码继电器状态来判断板卡状态，然后进行二乘二取二比较得到最终的板卡状态，并通过全电子通信模块EIOCOM2将板卡状态发送给联锁维护台SDM。所述的移频电码化驱动模块CDDM还包括与FPGA连接的FBJ采集模块5，该FBJ采集模块周期性地采集FBJ状态并发送给FPGA，该FPGA发送给CPU，该CPU通过全电子通信模块EIOCOM2将FBJ状态发送给联锁下位机IPS以及联锁维护台SDM。所述的移频电码化驱动模块CDDM还包括分别与处理器、编码继电器4、发码继电器3和继电器驱动电源连接的隔离模块1，当编码继电器、发码继电器或继电器驱动电源发生异常的时候，隔离模块打开隔离继电器，断开继电器供电以及编码发码信号和输出端口的连接。所述的移频电码化驱动模块CDDM还包括分别与处理器和隔离模块连接的熔丝模块2；当隔离模块故障或板卡出现影响安全性的异常情况时，熔丝模块会将烧断板卡熔丝，将板卡导向安全态。本专利技术基于二乘二取二架构的移频电码化信号驱动系统，利用高性能电路板取代以往继电电路，降低施工和维护成本。移频电码化驱动模块CDDM经过全电子通信模块EIOCOM2从联锁下位机IPS获取到编码命令和发码命令。根据所收到的命令来驱动发码器产生移频电码化信号，并将改信号发送到对应的轨道区段上。同时将板卡维护信息发给联锁维护台SDM。该系统基于二取二架构和BIT技术，保证了安全性；利用高性能CPU和FPGA及小型继电器，取代以往继电电路方式，降低了施工难度和项目成本；而二乘二的冗余设计并支持本文档来自技高网...

【技术保护点】
一种基于二乘二取二架构的移频电码化信号驱动系统，其特征在于，包括联锁下位机IPS、联锁维护台SDM、移频电码化驱动模块CDDM、发码器和全电子通信模块EIOCOM2，所述的发码器、移频电码化驱动模块CDDM、全电子通信模块EIOCOM2、联锁下位机IPS依次连接，所述的全电子通信模块EIOCOM2与联锁维护台SDM连接；所述的移频电码化驱动模块CDDM通过联锁下位机IPS获取编码和发码命令，并向发码器发送编码信号，驱动发码器产生相应的移频信号，同时根据发码命令选择发送移频信号的轨道区段。

【技术特征摘要】
1.一种基于二乘二取二架构的移频电码化信号驱动系统，其特征在于，包括联锁下位机IPS、联锁维护台SDM、移频电码化驱动模块CDDM、发码器和全电子通信模块EIOCOM2，所述的发码器、移频电码化驱动模块CDDM、全电子通信模块EIOCOM2、联锁下位机IPS依次连接，所述的全电子通信模块EIOCOM2与联锁维护台SDM连接；所述的移频电码化驱动模块CDDM通过联锁下位机IPS获取编码和发码命令，并向发码器发送编码信号，驱动发码器产生相应的移频信号，同时根据发码命令选择发送移频信号的轨道区段。2.根据权利要求1所述的一种基于二乘二取二架构的移频电码化信号驱动系统，其特征在于，所述的联锁下位机IPS、全电子通信模块EIOCOM2和移频电码化驱动模块CDDM均为二乘二取二的安全冗余系统。3.根据权利要求1所述的一种基于二乘二取二架构的移频电码化信号驱动系统，其特征在于，所述的移频电码化驱动模块CDDM设有10路编码信号和6路发码信号的输出接口，并带有对自身模块上的安全器件进行周期性检测模块。4.根据权利要求1或3所述的一种基于二乘二取二架构的移频电码化信号驱动系统，其特征在于，所述的移频电码化驱动模块CDDM包括处理器、编码继电器、发码继电器和继电器驱动电源，所述的处理器包括FPGA和CPU，所述的FPGA分别与CPU、编码继电器、发码继电器、继电器驱动电源连接；所述的FPGA周期性地对编码继电器、发码继电器、继电器驱动电源状态进行采样，并分别发给CPU，CPU通过继电器驱动电源状态和编码发码继电器状态来判断板卡状态，然后进行二乘二取二比较得到最终的板卡状态，并通过全电子通信模块EIOCO...

【专利技术属性】
技术研发人员：叶瑞源，房增华，陈亮，李卫娟，季志均，包莉，明宏全，林伟欣，李海海，李新新，
申请(专利权)人：卡斯柯信号有限公司，
类型：发明
国别省市：上海,31