一种统一染色架构图形处理器单指令多线程染色簇结构制造技术

本发明专利技术属于图形处理器设计领域，涉及一种统一染色架构图形处理器单指令多线程染色簇结构，包括：用于对SSC进行控制和调度的CU单元(3)；用于对指令进行取指译码的FDU单元(2)；用于加速指令存取速度的I$单元(4)；若干用于执行染色程序的SPU单元(1)；用于在SPU间共享数据的SSRAM单元(8)；用于对内部存储器访问进行译码和仲裁控制的RAC单元(7)；用于在SSRAM单元(8)、SPU单元(1)内部存储器和RF单元之间进行数据交换的LSU单元(6)；用于加速常量存取的C$单元(5)；本发明专利技术实现了单指令多线程的处理方式。

A unified dyeing architecture, graphics processor, single instruction, multi thread, and dye cluster structure

The invention belongs to the field of graphics processor design, relates to a uniform dyeing graphics processor architecture single instruction multi thread dyeing cluster structure, including: CU used for unit control and scheduling of SSC (3); for instruction fetch FDU decoding unit (2); I$unit for accelerating the access speed (instruction 4); some units for performing SPU staining procedures (1); SSRAM for sharing unit data in SPU (8); for internal memory access decoding and RAC control unit of Arbitration (7); for the SSRAM unit (8), SPU (1) LSU unit data exchange unit between the internal memory and the RF unit (6); C$unit for accelerating constant access (5); the invention realizes single instruction multi thread processing.

【技术实现步骤摘要】

本专利技术属于图形处理器设计领域，涉及一种统一染色架构图形处理器单指令多线程染色簇结构。
技术介绍
图形处理器(GraphicProcessUnit，GPU)是现代计算机硬件的重要组成部分，是进行图形绘制、处理和显示的关键部件，普遍存在于工作站、个人电脑、笔记本、手机以及各类需进行图形显示的系统中。GPU负责产生2D和3D的图形、图像和视频，以支持基于窗口的操作系统、图形用户界面、视频游戏、可视化图像应用和视频播放等可视化计算。GPU技术的发展主要经历了固定功能流水线阶段、分离染色器架构阶段、统一染色器架构阶段，其图形处理能力不断提升，应用领域也从最初的图形绘制逐步扩展到通用计算领域。GPU流水线高速、并行的特征和灵活的可编程能力，为图形处理和通用并行计算提供了良好的运行平台。目前，我国GPU研制能力薄弱，各领域显示控制系统中大量采用国外进口的商用GPU芯片。尤其是在军用领域中，国外进口商用GPU芯片存在安全性、可靠性、保障性等方面的隐患，无法满足军用环境的需求；而且，出于政治、军事、经济等原因，国外对我国实行技术“封锁”和产品“垄断”，难以获得GPU芯片的底层技术资料，如寄存器资料、详细内部微架构、核心软件源码等，导致GPU功能、性能无法充分发挥，且移植性较差；上述问题严重制约了我国显示系统的独立研制和自主发展，研制具有自主知识产权的统一染色图形处理器芯片已迫在眉睫，而单指令多线程染色簇作为统一染色图形处理器中统一染色阵列单元的关键和核心，对其设计技术进行研究和突破已刻不容缓。
技术实现思路
本专利技术的目的是：提供一种统一染色架构图形处理器单指令多线程染色簇结构，突破单指令多线程染色簇设计的关键技术。本专利技术的技术解决方案是：一种统一染色架构图形处理器单指令多线程染色簇结构，包括：用于对SSC进行控制和调度的CU单元(3)；用于对指令进行取指译码的FDU单元(2)；用于加速指令存取速度的I$单元(4)；若干用于执行染色程序的SPU单元(1)；用于在SPU间共享数据的SSRAM单元(8)；用于对内部存储器访问进行译码和仲裁控制的RAC单元(7)；用于在SSRAM单元(8)、SPU单元(1)内部存储器和RF单元之间进行数据交换的LSU单元(6)；用于加速常量存取的C$单元(5)；所述CU单元(3)具有与SSC单元外部的输入接口，用于从外部接收控制信息；所述CU单元(3)具有与SSC单元外部的输出接口，用于向外部输出状态信息；所述I$单元(4)具有与SSC单元外部的输入接口，用于从外部接收染色指令；所述C$单元(5)具有与SSC单元外部的输入接口，用于从外部接收染色所需常量参数；所述RAC单元(7)具有与SSC单元外部的输入、输出接口，分别用于从外部接收染色程序需要加工的输入数据，及向外部输出染色程序对输入数据加工后的输出结果；所述的CU单元(3)与FDU单元(2)相连，用于和FDU单元(2)交互控制和状态信息，并告知FDU发射哪个warp的控制信号和数据到SPU上执行；所述SPU单元(1)与所述CU单元(3)相连，用于将SPU单元(1)的分支跳转结果发送到CU单元(3)；所述I$单元(4)与FDU单元(2)连接，用于向FDU单元(2)提供染色指令；所述SPU单元(1)与FDU单元(2)连接，用于FDU单元(2)读取SPU单元(1)内部的寄存器文件；所述FDU单元(2)与SPU单元(1)、所述LSU单元(6)相连，用于向SPU单元(1)、LSU单元(6)提供指令译码后的控制信号和所需的源操作数；所述SSRAM单元(8)与RAC相连，用于为LSU单元(6)和SSC单元外部对SSRAM单元(8)的访问提供数据通路；所述SPU单元(1)与RAC相连，用于为LSU单元(6)和SSC单元外部对SPU单元(1)内部的存储器访问提供数据通路；所述LSU单元(6)和所述RAC单元(7)相连，用于为LSU单元(6)通过RAC单元(7)对SSRAM单元(8)和SPU单元(1)内部存储器的访问提供数据通路；所述LSU单元(6)和SPU单元(1)相连，用于为LSU单元(6)的执行结果写入SPU单元(1)提供数据通路；所述C$单元(5)与LSU单元(6)连接，用于为LSU单元(6)对C$单元(5)的访问提供数据通路。所述统一染色架构图形处理器单指令多线程染色簇结构的工作流程为：1.外部模块将待加工数据通过接口c，经RAC单元(7)写入SPU单元(1)；2.外部模块将控制信息通过接口d，写入CU单元；3.CU单元(3)检测到控制信息后，通知FDU单元(2)经I$单元(4)取回指令，译码后从SPU单元(1)取回数据，且：a.如果是定点或浮点操作，则将控制信息和数据发往SPU单元(1)进行运算，并将结果存入SPU单元(1)的内部寄存器文件；b.如果是加载或存储操作，则将控制信息和数据发往LSU单元(6)进行运算：i.如果是局部加载，则LSU单元(6)依据控制信息和输入数据从SPU单元(1)的局部存储器加载信息，并将该信息写入SPU单元(1)的内部寄存器文件；ii.如果是共享加载，则LSU单元(6)依据控制信息和输入数据从SSRAM单元(8)中加载信息，并将该信息写入SPU单元(1)的内部寄存器文件；iii.如果是纹理加载，则LSU单元(6)依据控制信息和输入数据通过RAC单元(7)和接口c从外部加载信息，并将该信息写入SPU单元(1)的内部寄存器文件；iv.如果是常量加载，则LSU单元(6)依据控制信息和输入数据从C$单元(5)加载信息，并将该信息写入SPU单元(1)的内部寄存器文件；v.如果是局部存储，则LSU单元(6)依据控制信息和输入数据将SPU单元(1)内部寄存器文件中的信息存入SPU单元(1)内部的局部存储器；vi.如果是共享存储，则LSU单元(6)依据控制信息和输入数据将SPU单元(1)内部寄存器中的信息通过RAC单元(7)存入SSRAM单元(8)；4.程序执行完毕后，CU单元产生完成信息，并通过接口d向外部报告所述完成信息；5.外部模块检测到所述完成信息后通过接口c经RAC单元(7)将加工完成的数据从SPU单元(1)的局部存储器搬出。本专利技术的技术效果是：1、本专利技术提供的单指令多线程染色簇体系架构可在若干条指令控制下，对多个顶点或像素数据进行处理，实现了单指令多线程的处理方式；2、单指令多线程染色簇内部集成了多个SPU单元(1)，提供强大的计算能力；3、使用1个或多个单指令多线程染色簇构成统一染色阵列，能够提供强大的统一染色能力，能够实现顶点和像素的统一染色，且染色程序可编程；4、本专利技术突破了单指令多线程染色簇设计，可用于国产统一染色图形处理器芯片的研制。附图说明：图1是本专利技术一种统一架构图形处理器单指令多线程染色簇的整体结构框图，其中：CU-控制单元；FDU-取指译码单元；I$-指令高速缓存；SPU-染色处理单元；SSRAM-共享存储器；RAC-RAM访问控制；LSU-加载存储单元；C$-常量高速缓存。图2是图1中FDU单元(2)和CU单元(3)的详细框图，其中：CSR-控制和状态寄存器。图3是图1中RAC单元(7)的详细框图。图4是图1中LSU单元(6)的详细框图，其中：AGU-地址产生单元；ADL-地址数据锁存单元本文档来自技高网...

【技术保护点】
一种统一染色架构图形处理器单指令多线程染色簇结构，其特征在于，包括：用于对SSC进行控制和调度的CU单元(3)；用于对指令进行取指译码的FDU单元(2)；用于加速指令存取速度的I$单元(4)；若干用于执行染色程序的SPU单元(1)；用于在SPU间共享数据的SSRAM单元(8)；用于对内部存储器访问进行译码和仲裁控制的RAC单元(7)；用于在SSRAM单元(8)、SPU单元(1)内部存储器和RF单元之间进行数据交换的LSU单元(6)；用于加速常量存取的C$单元(5)；所述CU单元(3)具有与SSC单元外部的输入接口，用于从外部接收控制信息；所述CU单元(3)具有与SSC单元外部的输出接口，用于向外部输出状态信息；所述I$单元(4)具有与SSC单元外部的输入接口，用于从外部接收染色指令；所述C$单元(5)具有与SSC单元外部的输入接口，用于从外部接收染色所需常量参数；所述RAC单元(7)具有与SSC单元外部的输入、输出接口，分别用于从外部接收染色程序需要加工的输入数据，及向外部输出染色程序对输入数据加工后的输出结果；所述的CU单元(3)与FDU单元(2)相连，用于和FDU单元(2)交互控制和状态信息，并告知FDU发射哪个warp的控制信号和数据到SPU上执行；所述SPU单元(1)与所述CU单元(3)相连，用于将SPU单元(1)的分支跳转结果发送到CU单元(3)；所述I$单元(4)与FDU单元(2)连接，用于向FDU单元(2)提供染色指令；所述SPU单元(1)与FDU单元(2)连接，用于FDU单元(2)读取SPU单元(1)内部的寄存器文件；所述FDU单元(2)与SPU单元(1)、所述LSU单元(6)相连，用于向SPU单元(1)、LSU单元(6)提供指令译码后的控制信号和所需的源操作数；所述SSRAM单元(8)与RAC相连，用于为LSU单元(6)和SSC单元外部对SSRAM单元(8)的访问提供数据通路；所述SPU单元(1)与RAC相连，用于为LSU单元(6)和SSC单元外部对SPU单元(1)内部的存储器访问提供数据通路；所述LSU单元(6)和所述RAC单元(7)相连，用于为LSU单元(6)通过RAC单元(7)对SSRAM单元(8)和SPU单元(1)内部存储器的访问提供数据通路；所述LSU单元(6)和SPU单元(1)相连，用于为LSU单元(6)的执行结果写入SPU单元(1)提供数据通路；所述C$单元(5)与LSU单元(6)连接，用于为LSU单元(6)对C$单元(5)的访问提供数据通路。...

【技术特征摘要】
1.一种统一染色架构图形处理器单指令多线程染色簇结构，其特征在于，包括：用于对SSC进行控制和调度的CU单元(3)；用于对指令进行取指译码的FDU单元(2)；用于加速指令存取速度的I$单元(4)；若干用于执行染色程序的SPU单元(1)；用于在SPU间共享数据的SSRAM单元(8)；用于对内部存储器访问进行译码和仲裁控制的RAC单元(7)；用于在SSRAM单元(8)、SPU单元(1)内部存储器和RF单元之间进行数据交换的LSU单元(6)；用于加速常量存取的C$单元(5)；所述CU单元(3)具有与SSC单元外部的输入接口，用于从外部接收控制信息；所述CU单元(3)具有与SSC单元外部的输出接口，用于向外部输出状态信息；所述I$单元(4)具有与SSC单元外部的输入接口，用于从外部接收染色指令；所述C$单元(5)具有与SSC单元外部的输入接口，用于从外部接收染色所需常量参数；所述RAC单元(7)具有与SSC单元外部的输入、输出接口，分别用于从外部接收染色程序需要加工的输入数据，及向外部输出染色程序对输入数据加工后的输出结果；所述的CU单元(3)与FDU单元(2)相连，用于和FDU单元(2)交互控制和状态信息，并告知FDU发射哪个warp的控制信号和数据到SPU上执行；所述SPU单元(1)与所述CU单元(3)相连，用于将SPU单元(1)的分支跳转结果发送到CU单元(3)；所述I$单元(4)与FDU单元(2)连接，用于向FDU单元(2)提供染色指令；所述SPU单元(1)与FDU单元(2)连接，用于FDU单元(2)读取SPU单元(1)内部的寄存器文件；所述FDU单元(2)与SPU单元(1)、所述LSU单元(6)相连，用于向SPU单元(1)、LSU单元(6)提供指令译码后的控制信号和所需的源操作数；所述SSRAM单元(8)与RAC相连，用于为LSU单元(6)和SSC单元外部对SSRAM单元(8)的访问提供数据通路；所述SPU单元(1)与RAC相连，用于为LSU单元(6)和SSC单元外部对SPU单元(1)内部的存储器访问提供数据通路；所述LSU单元(6)和所述RAC单元(7)相连，用于为LSU单元(6)通过RAC单元(7)对SSRAM单元(8)和SPU单元(1)内...

【专利技术属性】
技术研发人员：田泽，任向隆，张骏，韩立敏，马城城，郑新建，
申请(专利权)人：中国航空工业集团公司西安航空计算技术研究所，
类型：发明
国别省市：陕西;61