一种薄膜晶体管阵列基板的制造方法技术

本发明专利技术提供一种薄膜晶体管阵列基板的制造方法，包括在形成有半导体层的基板上依次形成有第一及第二金属层；在第二金属层上形成光阻材料层，并图案化光阻材料层形成光阻层；光阻层包括与半导体层相对的通孔、位于通孔两侧的源、漏极区及与漏极区相邻的像素电极区；蚀刻第二及第一金属层，以将光阻层的图案转移至第一及第二金属层上，以形成源漏极和像素电极图案；去除像素电极区的光阻层；去除像素电极区的第二金属层，以形成像素电极层；去除剩余的光阻层。本发明专利技术进行一次光罩工艺来同时形成源、漏极区及像素电极区，即可以同时形成源漏极及像素电极，简化了薄膜晶体管阵列基板的工艺步骤，降低薄膜晶体管阵列基板的制作成本。

Method for manufacturing thin film transistor array substrate

The invention provides a method for manufacturing a thin film transistor array substrate, includes first and two metal layers are formed on the semiconductor substrate layer in formation; forming a photoresist material layer on the second metal layer, and a patterned photoresist layer forming a photoresist layer; the photoresist layer comprises a through hole, and the relative semiconductor layer located in the through hole on both sides of the source and drain regions and the drain regions adjacent to the pixel electrode area; etching the second and the first metal layer to transfer the photoresist layer pattern to the first and two metal layers, to form a source drain electrode and the pixel electrode pattern photoresist layer; removing the pixel electrode area; second metal the pixel electrode layer is removed to form the pixel electrode layer; and removing the photoresist layer remaining. The invention is a mask process to form at the same time, the source drain region and a pixel electrode area, which can also form the source drain electrode and the pixel electrode, simplifies the process steps of thin film transistor array substrate, reduce the production cost of thin film transistor array substrate.

【技术实现步骤摘要】

本专利技术涉及液晶生产
，尤其涉及一种薄膜晶体管阵列基板的制造方法。
技术介绍
随着液晶显示器的不断推广和普及，对液晶显示器的显示性能提出了很高的要求。目前，在液晶显示器的薄膜晶体管阵列基板制程中，需要使用多道光罩来进行光刻制程，然而，光罩成本较高，光罩次数越多则薄膜晶体管制程所需的成本越高，且增加制程时间及复杂度。
技术实现思路
本专利技术提供一种薄膜晶体管的制造方法，能够简化制造工艺，降低成本。本专利技术提供一种薄膜晶体管阵列基板的制造方法，所述薄膜晶体管阵列基板的制造方法包括：在形成有半导体层的基板上依次形成有第一及第二金属层；在所述第二金属层上形成光阻材料层，并图案化所述光阻材料层形成光阻层；所述光阻层包括与所述半导体层相对的通孔、位于所述通孔两侧的源极区、漏极区及与所述漏极区相邻的像素电极区；蚀刻所述第二及第一金属层，以将所述光阻层的图案转移至第一及第二金属层上，以形成源漏极和像素电极图案；去除所述像素电极区的光阻层；去除所述像素电极区的第二金属层，以形成像素电极层；去除剩余的光阻层。其中，所述制作方法在所述去除剩余的光阻层之后还包括：在去除光阻层阵列基板上形成绝缘层，并进行图案化处理。其中，所述制作方法在所述在形成有半导体层的基板上依次形成有第一及第二金属层之前还包括：提供一基板；在所述基板上形成栅极及公共电极；在形成有栅极及公共电极的基板上形成有绝缘层；在所述绝缘层上形成有半导体层。其中，所述第一及第二金属层的形成是通过物理气相沉积的方式将第一金属及第二金属分别溅射至形成有半导体层的基板上。其中，所述第一金属为钼钛，所述第二金属为铜。其中，所述第一金属层的厚度为150-500埃，所述第二金属层的厚度为2000-5000埃。其中，所述图案化所述光阻材料层形成光阻层包括：通过半色调掩膜光罩工艺对所述光阻材料层进行图案化形成所述光阻层，其中位于所述像素电极区域的光阻层的厚度小于所述源漏极上的光阻层的厚度。其中，在步骤蚀刻所述第二及第一金属层，以将所述光阻层的图案转移至第一及第二金属层上，以形成源漏极和像素电极图案中，采用含氟的双氧水对所述第二及第一金属层进行蚀刻。其中，在步骤去除所述像素电极区的第二金属层，以形成像素电极层中，采用不含氟的双氧水去除所述像素电极区的第二金属层。其中，所述像素电极层中的图案线条宽度小于2um。本专利技术的薄膜晶体管阵列基板的制造方法包括在形成有半导体层的基板上依次形成有第一及第二金属层；在所述第二金属层上形成光阻材料层，并图案化所述光阻材料层形成光阻层；所述光阻层包括与所述半导体层相对的通孔、位于所述通孔两侧的源极区、漏极区及与所述漏极区相邻的像素电极区；蚀刻所述第二及第一金属层，以将所述光阻层的图案转移至第一及第二金属层上，以形成源漏极和像素电极图案；去除所述像素电极区的光阻层；去除所述像素电极区的第二金属层，以形成像素电极层；去除剩余的光阻层。因此，本专利技术需要进行一次光罩工艺来同时形成源极区、漏极区及像素电极区，即可以同时形成源极、漏极及像素电极，相对于现有技术节省了光罩次数，简化了薄膜晶体管阵列基板的工艺步骤，降低薄膜晶体管阵列基板的制作成本。附图说明为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1为本专利技术实施例提供的一种薄膜晶体管阵列基板的制造方法的流程图。图2至图8为本专利技术实施例的薄膜晶体管阵列基板的各个制造流程中薄膜晶体管阵列基板的剖面图。具体实施方式下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。请参阅图1，本专利技术实施方式提供一种薄膜晶体管阵列基板的制造方法。所述薄膜晶体管阵列基板的制造方法包括如下步骤。请一并参阅图2，步骤101、在形成有半导体层11的基板10上依次形成有第一金属层12及第二金属层13。其中，在步骤101之前还可以包括如下步骤。提供一基板10。在本实施方式中，所述基板10为一玻璃基板。可以理解地，在其他实施例中，所述基板10并不仅限于为玻璃基板。在所述基板10上形成栅极14及公共电极15。在形成有栅极14及公共电极15的基板上形成有绝缘层16。在所述绝缘层上形成有半导体层11。其中，所述半导体层的材料为氧化锌(ZnO)、氧化铟锌(InZnO)、氧化锌锡(ZnSnO)、镓铟锌氧化物(GaInZnO)与锆铟锌氧化物(ZrInZnO)中的一种制成。需要说明的是，在本实施例中，所述第一及第二金属层12及13的形成是通过物理气相沉积的方式将第一金属及第二金属分别溅射至形成有半导体层11的基板10上。其中，所述第一金属为钼钛，所述第二金属为铜。所述第一金属层12的厚度可以为150-500埃。所述第二金属层13的厚度可以为2000-5000埃。请一并参阅图3及图4，步骤102、在所述第二金属层13上形成光阻材料层17，并图案化所述光阻材料层形成光阻层。其中，所述光阻层包括与所述半导体层11相对的通孔171、位于所述通孔两侧的源极区172、漏极区173及与所述漏极区173相邻的像素电极区174。具体地，在步骤102中，所述图案化所述光阻材料层17形成光阻层包括：通过半色调掩膜进行一次光罩工艺对所述光阻材料层17进行图案化形成所述光阻层，其中位于所述像素电极区174的光阻层的厚度小于所述源极区172及漏极区173上的光阻层的厚度。请一并参阅图5，步骤103、蚀刻所述第二及第一金属层13及12，以将所述光阻层的图案转移至第一及第二金属层12及13上，以形成源极18、漏极19和像素电极图案。需要说明的是，在步骤103中，采用含氟的双氧水对所述第二及第一金属层13及12进行蚀刻。由于含含氟的双氧水对所述第一及第二金属均有蚀刻作用，可以将未被所述光阻层遮挡的第一及第二金属层12及13蚀刻掉。请一并参阅图6，步骤104、去除所述像素电极区174的光阻层。请一并参阅图7，步骤105、去除所述像素电极区174的第二金属层13，以形成像素电极20。需要说明的是，在步骤105中，采用不含氟的双氧水去除所述像素电极区172的第二金属层13。需要说明的是，不含氟的双氧水可以对第二金属蚀刻完全，而对所述第一金属没有影响，从而形成了像素电极20。其中，所述像素电极20中的图案线条宽度小于2um。请一并参阅图8，步骤106、去除剩余的光阻层。进一步地，所述薄膜晶体管阵列基板的制作方法在步骤106之后还包括：在去除光阻层17阵列基板上形成绝缘层，并进行图案化处理。在本实施例中，所述薄膜晶体管阵列的制造方法包括在所述第二金属层13上形成光阻材料层17，并图案化所述光阻材料层17形成光阻层；所述光阻层包括与所述半导体层11相对的通孔171、位于所述通孔两侧的源极区172、漏极区173及与所述漏极区173相邻的像素电极区174；蚀刻所述第二及第一金属层13及12，以将本文档来自技高网...

【技术保护点】
一种薄膜晶体管阵列基板的制造方法，其特征在于，所述薄膜晶体管阵列基板的制造方法包括：在形成有半导体层的基板上依次形成有第一及第二金属层；在所述第二金属层上形成光阻材料层，并图案化所述光阻材料层形成光阻层；所述光阻层包括与所述半导体层相对的通孔、位于所述通孔两侧的源极区、漏极区及与所述漏极区相邻的像素电极区；蚀刻所述第二及第一金属层，以将所述光阻层的图案转移至第一及第二金属层上，以形成源漏极和像素电极图案；去除所述像素电极区的光阻层；去除所述像素电极区的第二金属层，以形成像素电极层；去除剩余的光阻层。

【技术特征摘要】
1.一种薄膜晶体管阵列基板的制造方法，其特征在于，所述薄膜晶体管阵列基板的制造方法包括：在形成有半导体层的基板上依次形成有第一及第二金属层；在所述第二金属层上形成光阻材料层，并图案化所述光阻材料层形成光阻层；所述光阻层包括与所述半导体层相对的通孔、位于所述通孔两侧的源极区、漏极区及与所述漏极区相邻的像素电极区；蚀刻所述第二及第一金属层，以将所述光阻层的图案转移至第一及第二金属层上，以形成源漏极和像素电极图案；去除所述像素电极区的光阻层；去除所述像素电极区的第二金属层，以形成像素电极层；去除剩余的光阻层。2.如权利要求1所述的薄膜晶体管阵列基板的制造方法，其特征在于，所述制作方法在所述去除剩余的光阻层之后还包括：在去除光阻层阵列基板上形成绝缘层，并进行图案化处理。3.如权利要求1所述的薄膜晶体管阵列基板的制造方法，其特征在于，所述制作方法在所述在形成有半导体层的基板上依次形成有第一及第二金属层之前还包括：提供一基板；在所述基板上形成栅极及公共电极；在形成有栅极及公共电极的基板上形成有绝缘层；在所述绝缘层上形成有半导体层。4.如权利要求1所述的薄膜晶体管阵列基板的制造方法，其特征在于，所述第一及第二金属层的形成是通过物理气相沉积的方式...

【专利技术属性】
技术研发人员：胡小波，
申请(专利权)人：深圳市华星光电技术有限公司，
类型：发明
国别省市：广东;44