一种TDDB测试结构制造技术

本实用新型专利技术提供一种TDDB测试结构，包括：衬底；多个有源区，形成于衬底上；浅沟槽隔离区，位于有源区两侧，适于将相邻两个有源区隔离；多晶硅条，相互平行且呈指状分布，多晶硅条沉积于有源区和/或浅沟槽隔离区上；第一金属线层，位于多晶硅条上方，且与多晶硅条电连接；层间介质层，填充于多晶硅条与第一金属线层之间，适于隔离多晶硅条与第一金属线层。该TDDB测试结构包括了多晶硅条与浅沟槽隔离区、有源区之间各种位置关系的结构，真实反映芯片层间介质层的厚度和平坦性，提高测试结果的合理性和准确性，且可以避免一定方向上的对准偏移问题。

TDDB test structure

The utility model provides a TDDB test structure includes a substrate; a plurality of active regions, formed on the substrate; a shallow trench isolation region, located in the two sides of the active area, suitable for isolation of two adjacent active region; polysilicon strips are parallel to each other and a finger shaped distribution, a polysilicon deposition in the active region and / or light the trench isolation region; a first metal layer, a polysilicon located above and connected with the polysilicon electric; the interlayer dielectric layer, a first polysilicon filled in and the metal line layer, suitable for isolation polysilicon strip and a first metal line layer. The TDDB test structure consists of the structure of various position between the polysilicon strip and shallow trench isolation region, the active region, reflect the thickness of flat chip interlayer dielectric layer, improve the rationality and accuracy of test results, and can avoid the alignment of a certain direction shift problem.

【技术实现步骤摘要】

本技术涉及半导体测试领域，特别是涉及一种针对多晶硅层与第一金属线层之间的TDDB测试结构。
技术介绍
当在器件上加恒定的电压，使器件处于电荷积累状态，经过一段时间后，器件中的介电层就会击穿，这期间经历的时间就是在该条件下的寿命，也就是一般所说的与时间相关电介质击穿(timedependentdielectricbreakdown，TDDB)，在后段制程(Thebackendofline，BEOL)中，TDDB是衡量金属介质层(inter-metal-dielectrics，IMD)以及半导体器件稳定性的关键因素之一。在低介电常数k的电介质材料被引入到BEOL工艺后，介质经时击穿特性在互连中需要考虑和测试，特别是在技术特征尺寸低于45nm的时候。金属线层间介质经时击穿的数据通常使用“梳-梳”或“梳-蛇”形测试结构测得，也用于测试MOM电容结构的层间电介质。对于多晶硅(Poly)与第一金属线层之间的介质经时击穿的可靠性测试结构，如图1和图2所示，通常使用“梳-梳”状的测试结构，且第一金属线层1’堆栈于多晶硅条2’之上。但是现有的针对多晶硅条层与第一金属线层之间的TDDB测试结构都不能真实反映芯片中介质经时击穿的性能，具体的原因如下：1、实验数据显示，测试结构中的层间介质层通常要比芯片器件中的层间介质层厚，由于测试结构和真正芯片器件中的层间介质层的厚度不一致，例如，在测试结构中的层间介质层厚度是80um，而在实际芯片中可能只有45nm，所以，TDDB特性不能被正确合理的反映，测试得出的结果通常会比真实的性能要好。2、由于测试结构中所有的多晶硅条是直接位于浅沟槽隔离区(STI)上的，多晶硅表面是非常平坦的，而在实际的芯片中，多晶硅表面是高低不平的，特别是在浅沟槽隔离区和有源区的交界处，所以，多晶硅与第一金属线层之间的介质层厚度在测试结构由于具有很平坦的表面而比真实芯片中的介质层厚度均匀。
技术实现思路
鉴于以上所述现有技术的缺点，本技术的目的在于提供一种针对多晶硅层与第一金属线层之间的TDDB测试结构，用于解决现有技术中的测试结构不能真实反映芯片中介质经时击穿可靠性的问题。为实现上述目的，本技术提供一种TDDB测试结构，包括：衬底；多个有源区，形成于所述衬底上；浅沟槽隔离区，位于所述有源区两侧，适于将相邻两个所述有源区隔离；多晶硅条，相互平行且呈指状分布，所述多晶硅条沉积于所述有源区和/或所述浅沟槽隔离区上；第一金属线层，位于所述多晶硅条上方，且与所述多晶硅条电连接；层间介质层，填充于所述多晶硅条与所述第一金属线层之间，适于隔离所述多晶硅条与所述第一金属线层。于本技术的一实施方式中，所述多晶硅条沉积于所述有源区和/或所述浅沟槽隔离区上，包括以下五个部分：第一部分，所述多晶硅条沉积于所述浅沟槽隔离区，且不覆盖所述浅沟槽隔离区的边缘；第二部分，所述多晶硅条沉积于所述浅沟槽隔离区，且靠近所述浅沟槽隔离区边缘的所述多晶硅条的边缘与所述浅沟槽隔离区的边缘相重合；第三部分，所述多晶硅条的一部分沉积于所述浅沟槽隔离区，另一部分沉积于所述有源区，且所述多晶硅条覆盖所述浅沟槽隔离区的边缘；第四部分，所述多晶硅条沉积于所述有源区，且靠近所述浅沟槽隔离区边缘的所述多晶硅条的边缘与所述浅沟槽隔离区的边缘相重合；第五部分，所述多晶硅条沉积于所述有源区，且不覆盖所述浅沟槽隔离区的边缘；于本技术的一实施方式中，在所述第二部分中，所述多晶硅条沉积于大块的所述浅沟槽隔离区的中部位置，所述多晶硅条外周的所述浅沟槽隔离区内嵌有四个小块有源区，所述小块有源区为矩形结构，四个所述小块有源区分别间隔位于所述多晶硅条底面四条边的端部，且靠近所述多晶硅条底面四条边的所述小块有源区边缘与所述多晶硅条底面四条边相重合，靠近所述多晶硅条底面四条边延长线的所述小块有源区的边缘与所述多晶硅条底面四条边的延长线相重合。于本技术的一实施方式中，在所述第三部分中，包括所述有源区与所述浅沟槽隔离区依次沿着所述多晶硅条长度方向上和宽度方向上设置的两种结构。于本技术的一实施方式中，在所述第四部分中，所述多晶硅条沉积于大块的所述有源区的中部位置，所述多晶硅条外周的所述有源区内嵌有四个小块浅沟槽隔离区，所述小块浅沟槽隔离区为矩形结构，四个所述小块浅沟槽隔离区分别间隔位于所述多晶硅条底面四条边的端部，且靠近所述多晶硅条底面四条边的所述小块浅沟槽隔离区边缘与所述多晶硅条底面四条边相重合，靠近所述多晶硅条底面四条边延长线的所述小块浅沟槽隔离区的边缘与所述多晶硅条底面四条边的延长线相重合。于本技术的一实施方式中，所述第一部分和所述第五部分的所述多晶硅条均至少设置两条，所述第二部分、所述第三部分和所述第四部分的所述多晶硅条均设置有两条。于本技术的一实施方式中，所述多晶硅条与所述第一金属线层之间设有金属插塞，所述金属插塞适于电连接所述多晶硅条与所述第一金属线层。于本技术的一实施方式中，所述第一金属线层通过测试金属互连线电连接，并通过所述测试金属互连线引出所述TDDB测试结构外。于本技术的一实施方式中，还包括形成于所述有源区上的栅氧化层，所述多晶硅条沉积于所述栅氧化层上。于本技术的一实施方式中，所述衬底为P型衬底或N型衬底。如上所述，本技术的TDDB测试结构，具有以下有益效果：1、提供能够反映多晶硅条与浅沟槽隔离区、有源区之间各种位置关系的结构，真实反映芯片层间介质层的厚度和平坦性，提高测试结果的合理性和准确性。2、改进的测试结构可以防止一定方向上的对准偏移，如果有任何工艺缺陷或对准偏移，该测试结构能检测出相应的问题，例如CMP(化学机械研磨)均匀性改变、光刻对准偏移等问题。附图说明图1为现有技术中“梳-梳”状TDDB测试结构的剖视示意图。图2为现有技术中“梳-梳”状TDDB测试结构的俯视示意图。图3为本技术的TDDB测试结构的剖视示意图。图4为本技术的TDDB测试结构的俯视示意图。图5为本技术的TDDB测试结构为防止对准偏移而改进的俯视示意图。元件标号说明1’第一金属线层2’多晶硅条1衬底2有源区21小块有源区3浅沟槽隔离区31小块浅沟槽隔离区4多晶硅条5第一金属线层6金属插塞7测试金属互连线具体实施方式以下由特定的具体实施例说明本技术的实施方式，熟悉此技术的人士可由本说明书所揭露的内容轻易地了解本技术的其他优点及功效。请参阅图3至图5。须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供熟悉此技术的人士了解与阅读，并非用以限定本技术可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本技术所能产生的功效及所能达成的目的下，均应仍落在本技术所揭示的
技术实现思路
得能涵盖的范围内。同时，本说明书中所引用的如“上”、“下”、“左”、“右”、“中间”及“一”等的用语，亦仅为便于叙述的明了，而非用以限定本技术可实施的范围，其相对关系的改变或调整，在无实质变更
技术实现思路
下，当亦视为本技术可实施的范畴。请参阅图3-图4，本技术提供一种TDDB测试结构，包括：衬底1；多个有源区2，形成于所述衬底1上；浅沟槽隔离区3，位于所述有本文档来自技高网...

【技术保护点】
一种TDDB测试结构，其特征在于，包括：衬底；多个有源区，形成于所述衬底上；浅沟槽隔离区，位于所述有源区两侧，适于将相邻两个所述有源区隔离；多晶硅条，相互平行且呈指状分布，所述多晶硅条沉积于所述有源区和/或所述浅沟槽隔离区上；第一金属线层，位于所述多晶硅条上方，且与所述多晶硅条电连接；层间介质层，填充于所述多晶硅条与所述第一金属线层之间，适于隔离所述多晶硅条与所述第一金属线层。

【技术特征摘要】
1.一种TDDB测试结构，其特征在于，包括：衬底；多个有源区，形成于所述衬底上；浅沟槽隔离区，位于所述有源区两侧，适于将相邻两个所述有源区隔离；多晶硅条，相互平行且呈指状分布，所述多晶硅条沉积于所述有源区和/或所述浅沟槽隔离区上；第一金属线层，位于所述多晶硅条上方，且与所述多晶硅条电连接；层间介质层，填充于所述多晶硅条与所述第一金属线层之间，适于隔离所述多晶硅条与所述第一金属线层。2.根据权利要求1所述的TDDB测试结构，其特征在于，所述多晶硅条沉积于所述有源区和/或所述浅沟槽隔离区上，包括以下五个部分：第一部分，所述多晶硅条沉积于所述浅沟槽隔离区，且不覆盖所述浅沟槽隔离区的边缘；第二部分，所述多晶硅条沉积于所述浅沟槽隔离区，且靠近所述浅沟槽隔离区边缘的所述多晶硅条的边缘与所述浅沟槽隔离区的边缘相重合；第三部分，所述多晶硅条的一部分沉积于所述浅沟槽隔离区，另一部分沉积于所述有源区，且所述多晶硅条覆盖所述浅沟槽隔离区的边缘；第四部分，所述多晶硅条沉积于所述有源区，且靠近所述浅沟槽隔离区边缘的所述多晶硅条的边缘与所述浅沟槽隔离区的边缘相重合；第五部分，所述多晶硅条沉积于所述有源区，且不覆盖所述浅沟槽隔离区的边缘。3.根据权利要求2所述的TDDB测试结构，其特征在于，在所述第二部分中，所述多晶硅条沉积于大块的所述浅沟槽隔离区的中部位置，所述多晶硅条外周的所述浅沟槽隔离区内嵌有四个小块有源区，所述小块有源区为矩形结构，四个所述小块有源区分别间隔位于所述多晶硅条底面四条边的端部，且靠近所述多晶硅条底面四条边的所述小块有源区边缘与所述多晶硅条底面四条边相重合，靠近所述多晶硅条底面...

【专利技术属性】
技术研发人员：王锴，杨丽娟，
申请(专利权)人：中芯国际集成电路制造北京有限公司，中芯国际集成电路制造上海有限公司，
类型：新型
国别省市：北京;11