一种比较器及模数转化器制造技术

本发明专利技术实施例公开了一种比较器及模数转化器，该比较器由第一控制开关、第二控制开关、正反馈环、差分对管以及控制电路组成，通过控制电路控制参考电源的输入，使得差分对管对控制节点电位的进行放大，并采用控制开关控制正反馈环进行状态重置，同时通过正反馈环对比较结果进行信号锁存，从而提高比较器的输出精度和速度。

Comparator and analog-to-digital converter

The embodiment of the invention discloses a comparator and analog-to-digital converter, the comparator consists of the first second positive feedback control switch, control switch, ring, the difference of the tube and a control circuit, the control circuit controls the power supply of the reference input, the difference of tube amplification of the control node potential, and the control switch control the positive feedback loop to reset state, at the same time through a positive feedback loop in comparing signal latch, so as to improve the accuracy and speed of the output of the comparator.

【技术实现步骤摘要】

本专利技术实施例涉及电路
，尤其涉及一种比较器及模数转化器。
技术介绍
模拟数字转化器(AnalogtoDigitalConverter，ADC)，简称模数转化器能够将采集到的模拟信号转化为数字信号，使其在众多领域都具有重要的应用。随着科技的发展，对信号采集系统中的模数转化器的性能要求越来越高。而比较器的性能时评判模数转化器性能的重要参数。在Sigma-delta模拟数字转换器(-ΔADC)中应用的传统比较器通常会因小的输入信号，如噪声，就会引起比较器输出结果反转。此外，传统的动态锁存比较器会由失配等因素对随机失调电压产生一定影响，使得比较器的比较信号不能稳定输出。现有技术中，通过引入迟滞解决比较器反转的问题，采用前置运放来减少对电压的影响，因而需要多个时钟相位，不同时钟宽度，驱动各个电路，从而产生多个工作状态。然而，在-ΔADC中，比较器的引入迟滞会使得ADC的精度下降，且比较器的输出速度较慢，进一步影响输出信号的可靠性。
技术实现思路
本专利技术实施例提供一种比较器和模数转化器，该比较器以提高比较信号的比较精度，以及比较结果的输出速度为目的，实现了一种高精度、高速度的比较器。第一方面，本专利技术实施例提供了一种比较器，该比较器包括：第一控制开关、第二控制开关、正反馈环、差分对管、以及控制电路；所述第一控制开关的控制端与第一时钟信号端电连接、信号输入端与输入电源电连接、以及信号输出端与第一控制节点电连接，所述第二控制开关的控制端与所述第一时钟信号端电连接、信号输入端与所述输入电源电连接、以及信号输出端与第二控制节点电连接，所述第一控制开关和所述第二控制开关用于控制所述正反馈环进行状态重置；所述正反馈环的控制输入端与所述输入电源电连接、第一输出端与所述第一控制节点电连接、第二输出端与所述第二控制节点电连接、以及控制输出端与第三控制节点电连接，用于对所述第一控制节点和所述第二控制节点的电位进行锁存；所述差分对管包括第一晶体管和第二晶体管，所述第一晶体管的第一电极与所述第一控制节点电连接、第二电极与所述第三控制节点电连接，所述第一晶体管的控制端为第一比较信号输入端，所述第二晶体管的第一电极与所述第二控制节点电连接、第二电极与所述第三控制节点电连接，所述第二晶体管的控制端为第二比较信号输入端；所述控制电路的输入端与参考电源电连接、输出端与第三控制节点电连接，用于控制所述参考电源向所述第三控制节点输入参考电压；相应的，所述第一控制节点作为所述比较器的第一输出端、所述第二控制节点作为所述比较器的第二输出端。第二方面，本专利技术实施例提供了一种模数转化器，该模数转化器包括本专利技术实施例提供的比较器。本专利技术实施例提供了一种比较器及模数转化器，该比较器由第一控制开关、第二控制开关、正反馈环、差分对管以及控制电路组成，通过控制电路控制参考电源的输入，使得差分对管对控制节点电位的进行放大并采用控制开关控制正反馈环进行状态重置，同时通过正反馈环对比较结果进行信号锁存，从而提高比较器的输出精度和速度。附图说明图1是本专利技术实施例一提供的一种比较器的电路图；图2A是本专利技术实施例二提供的一种比较器的电路图；图2B是本专利技术实施例二提供的一种具有信号锁存功能的比较器电路图；图2C是本专利技术实施例二提供的一种比较器信号仿真模拟图；图3是本专利技术实施例三提供的一种模数转化器的结构框图。具体实施方式下面结合附图和实施例对本专利技术作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本专利技术，而非对本专利技术的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本专利技术相关的部分而非全部结构。实施例一图1是本专利技术实施例一提供的一种比较器的电路图，该比较器可适用于比较信号差距较小的情况，该比较器可用于模数转化器中，如图1所示，该比较器包括：第一控制开关11、第二控制开关12、正反馈环20、差分对管N1和N2、以及控制电路30。其中，第一控制开关11的控制端与第一时钟信号端Φ1电连接、信号输入端与输入电源Vdd电连接、以及信号输出端与第一控制节点A电连接，第二控制开关12的控制端与第一时钟信号端电连接以输入第一时钟信号Φ1、信号输入端与输入电源Vdd电连接、以及信号输出端与第二控制节点B电连接，第一控制开关11和第二控制开关12用于控制正反馈环20进行状态重置。正反馈环20的控制输入端与输入电源Vdd电连接、第一输出端与第一控制节点A电连接、第二输出端与第二控制节点B电连接、以及控制输出端与第三控制节点C电连接，用于在第三控制节点C的控制下，对第一控制节点A和第二控制节点B的电位进行重置或锁存。差分对管包括第一晶体管N1和第二晶体管N2，第一晶体管N1的第一电极与第一控制节点A电连接、第二电极与第三控制节点C电连接，第一晶体管N1的控制端为第一比较信号Vin+的输入端，第二晶体管N2的第一电极与第二控制节点B电连接、第二电极与第三控制节点C电连接，第二晶体管N2的控制端为第二比较信号Vin-的输入端。控制电路30的输入端与参考电源Vref电连接、输出端与第三控制节点C电连接，用于控制参考电源Vref向第三控制节点C输入参考电压。相应的，第一控制节点A作为比较器的第一输出端、第二控制节点B作为比较器的第二输出端。示例性的，当第一时钟信号Φ1控制第一控制开关11和第二控制开关12第一次导通时，输入电源Vdd的电信号分别通过第一控制开关11传输至第一控制节点A，通过第二控制开关12传输至第二控制节点B，以此使得分别与第一控制节点A和第二控制节点B连接的正反馈环20进行状态重置。与此同时，控制电路30控制参考电源Vref不向第三控制节点C提供参考电压。当第一时钟信号Φ1反转时，第一控制开关11和第二控制开关12处于断开状态，输入电源Vdd不再通过第一控制开关11和第二控制开关12分别传输至第一控制节点A和第二控制节点B。此时，若由第一晶体管N1和第二晶体管N2的控制端分别有第一比较信号Vin+和第二比较信号Vin-输入时，比较器进入比较状态，对第一比较信号Vin+和第二比较信号Vin-进行比较。与此同时，控制电路30控制参考电源Vref向第三控制节点C提供参考电压，以驱动差分对管，即第一晶体管N1和第二晶体管N2，拉低状态重置后第一控制节点A和第二控制节点B的高电位。由于输入的第一比较信号Vin+和第二比较信号Vin-不同，因而使得第一控制节点A和第二控制节点B电位具有不同的变化，当其中一个控制节点降为低电平时，另一控制节点仍保持高电平。而正反馈环具有正反馈的作用，该正反馈作用体现在对输入信号进行放大，使得低电平信号继续降低，而高电平信号继续升高。因而正反馈环会将高电平控制节点的电位抬高，而将低电平控制节点的电位继续降低，以使得两个电位节点之间的差值不断放大，以输出较高精度的比较结果。当第一时钟信号Φ1再次反转时，参考电源Vref不再给第三控制节点C提供参考电压，同时由于正反馈环的正反馈作用，使得第一控制开关11和第二控制开关12再次导通时，输入电源Vdd的高电平信号再次通过第一控制开关11和第二控制开关12分别传输至第一控制节点A和第二控制节点B，但由于正反馈环的正反馈作用，使得两个控制节点的电位不再发生变化，从而达到信号锁存的作用。直到第一时钟信本文档来自技高网...

【技术保护点】
一种比较器，其特征在于，包括：第一控制开关、第二控制开关、正反馈环、差分对管、以及控制电路；所述第一控制开关的控制端与第一时钟信号端电连接、信号输入端与输入电源电连接、以及信号输出端与第一控制节点电连接，所述第二控制开关的控制端与所述第一时钟信号端电连接、信号输入端与所述输入电源电连接、以及信号输出端与第二控制节点电连接，所述第一控制开关和所述第二控制开关用于控制所述正反馈环进行状态重置；所述正反馈环的控制输入端与所述输入电源电连接、第一输出端与所述第一控制节点电连接、第二输出端与所述第二控制节点电连接、以及控制输出端与第三控制节点电连接，用于在所述第三控制节点的控制下，对所述第一控制节点和所述第二控制节点的电位进行重置或锁存；所述差分对管包括第一晶体管和第二晶体管，所述第一晶体管的第一电极与所述第一控制节点电连接、第二电极与所述第三控制节点电连接，所述第一晶体管的控制端为第一比较信号输入端，所述第二晶体管的第一电极与所述第二控制节点电连接、第二电极与所述第三控制节点电连接，所述第二晶体管的控制端为第二比较信号输入端；所述控制电路的输入端与参考电源电连接、输出端与所述第三控制节点电连接，用于控制所述参考电源向所述第三控制节点输入参考电压；相应的，所述第一控制节点作为所述比较器的第一输出端、所述第二控制节点作为所述比较器的第二输出端。...

【技术特征摘要】
1.一种比较器，其特征在于，包括：第一控制开关、第二控制开关、正反馈环、差分对管、以及控制电路；所述第一控制开关的控制端与第一时钟信号端电连接、信号输入端与输入电源电连接、以及信号输出端与第一控制节点电连接，所述第二控制开关的控制端与所述第一时钟信号端电连接、信号输入端与所述输入电源电连接、以及信号输出端与第二控制节点电连接，所述第一控制开关和所述第二控制开关用于控制所述正反馈环进行状态重置；所述正反馈环的控制输入端与所述输入电源电连接、第一输出端与所述第一控制节点电连接、第二输出端与所述第二控制节点电连接、以及控制输出端与第三控制节点电连接，用于在所述第三控制节点的控制下，对所述第一控制节点和所述第二控制节点的电位进行重置或锁存；所述差分对管包括第一晶体管和第二晶体管，所述第一晶体管的第一电极与所述第一控制节点电连接、第二电极与所述第三控制节点电连接，所述第一晶体管的控制端为第一比较信号输入端，所述第二晶体管的第一电极与所述第二控制节点电连接、第二电极与所述第三控制节点电连接，所述第二晶体管的控制端为第二比较信号输入端；所述控制电路的输入端与参考电源电连接、输出端与所述第三控制节点电连接，用于控制所述参考电源向所述第三控制节点输入参考电压；相应的，所述第一控制节点作为所述比较器的第一输出端、所述第二控制节点作为所述比较器的第二输出端。2.根据权利要求1所述的比较器，其特征在于，所述控制电路包括：第一开关、第二开关、第三开关、第四开关和电容；所述电容的第一端通过所述第一开关与所述参考电源电连接、以及通过所述第三开关接地，所述电容的第二端通过所述第二开关接地、以及通过所述第四开关与所述第三控制节点电连接，所述第一开关的控制端以及所述第二开关的控制端与第二时钟信号端电连接，所述第三开关的控制端以及所述第四开关的控制端与所述第一时钟信号端电连接。3.根据权利要求2所述的比较器，其特征在于，所述第一开关、第二开关、第三开关和第四开关均为N型晶体管；相应的，所述第二时钟信号端输入的第二时钟信号为高电平，所述第一时钟信号端输入的第一时钟信号为低电平时，所述第一开关和所述第二开关导通，所述第三开关和所述第四开断开。4.根据权利要求1所述的比较器，其特征在于，所述第一控制开关为第三晶体管，所述第二控制开关为第四晶体管；所述第三晶体管的控...

【专利技术属性】
技术研发人员：董子刚，周小林，吴丹，
申请(专利权)人：深圳先进技术研究院，
类型：发明
国别省市：广东;44