掩膜版版图以及形成半导体结构的方法技术

一种掩膜版版图及形成半导体结构的方法，其中掩膜版版图包括：第一层掩膜版版图，相邻第一图形之间的区域用于定义栅极结构两侧的源漏区以及隔离区，第一图形投影于基底表面的图形为第一投影图形，第一投影图形横跨基底中的若干有源区；第二层掩膜版版图，相邻第二图形之间的区域用于定义若干有源区，第二图形用于定义位于相邻有源区之间的隔离区，第二图形投影于基底表面的图形为第二投影图形，第二投影图形横跨若干有源区，第二投影图形与至少一个第一投影图形相邻，且第一投影图形与相邻第二投影图形之间的区域用于定义横跨若干源漏区表面的源漏金属层。本发明专利技术提高了工艺灵活性，改善了形成的半导体结构的电学性能。

Mask plate and method for forming semiconductor structure

A mask layout and a method of forming a semiconductor structure, wherein the mask layout includes a first layer of mask layout, the first between adjacent regions of the graph is used to define the gate structure on both sides of the source drain region and isolation region, the first graphic graphic projection on the surface of the base for the first projection projection graphics, graphics across a number of active regions in the substrate; the second layer mask layout, between second adjacent regions of the graph is used to define the number of active region second graphics for isolation region defined between located adjacent to the active region, figure second pattern is projected on the surface of the base is second projection graphics, second projection graphics across several active regions, second graphics and projection at least one of the first projection graph and adjacent, between the first and second adjacent projection projection graphics graphics is used to define the region across several source and drain regions Surface source and drain metal layer. The invention improves the flexibility of the process and improves the electrical performance of the formed semiconductor structure.

【技术实现步骤摘要】

本专利技术涉及半导体制造
，特别涉及一种掩膜版版图以及形成半导体结构的方法。
技术介绍
金属互连结构是半导体器件中不可或缺的结构，用于实现有源区与有源区之间的互连、晶体管和晶体管之间的互连、或者不同层金属线之间的互连，完成信号的传输和控制。因此，在半导体制造过程中，金属互连结构的形成对半导体器件的性能以及半导体制造成本有着很大的影响。为了增加器件的密度，在集成电路中的半导体器件的尺寸已经被不断减小，为了实现各个半导体器件的电连接，通常需要多层互连结构。一般的，在半导体器件制造过程的后端互连工艺中，第一层金属层(M1)需要与下层的有源器件结构(包含源漏区域和栅极结构区域)之间形成电学连接。因此，在形成第一层金属层之前，通常需要预先形成半导体器件的局部互连结构(LocalInterconnect)。所述局部互连结构包含：与下层的源漏区域电连接的第零层金属层(M0)、以及与栅极结构区域之间电连接的第零层栅金属层(M0G)。然而，现有技术中具有局部互连结构的半导体结构的制造工艺复杂，且形成的半导体结构的性能有待进一步提高。
技术实现思路
本专利技术解决的问题是提供一种掩膜版版图以及形成半导体结构的方法，增加工艺灵活性，改善形成的半导体结构的电学性能。为解决上述问题，本专利技术提供一种掩膜版版图，包括：第一层掩膜版版图，所述第一层掩膜版版图内具有若干平行排列的第一图形，相邻第一图形之间的区域用于定义栅极结构两侧的源漏区以及位于相邻源漏区之间的隔离区，所述第一图形投影于基底表面的图形为第一投影图形，所述第一投影图形横跨基底中的若干有源区；第二层掩膜版版图，所述第二层掩膜版版图内具有若干平行排列的第二图形，相邻第二图形之间的区域用于定义若干有源区，所述第二图形用于定义位于相邻有源区之间的隔离区，所述第二图形投影于基底表面的图形为第二投影图形，所述第二投影图形横跨若干有源区，所述第二投影图形与至少一个第一投影图形相邻，且所述第一投影图形与相邻第二投影图形之间的区域用于定义横跨若干源漏区表面的源漏金属层；第三层掩膜版版图，所述第三层掩膜版版图内具有若干第三图形，所述第三图形投影于基底表面的图形为第三投影图形，所述第三投影图形位于源漏金属层上方，所述第三图形用于定义与源漏金属层电连接的第零层金属层。可选的，所述基底具有包括若干有源区的互连区，所述第一投影图形横跨互连区内的若干有源区；所述第二投影图形横跨互连区内的若干有源区；且所述第三投影图形位于部分互连区上方。本专利技术还提供一种形成半导体结构的方法，包括：提供包括若干有源区和将相邻有源区隔开的隔离区的基底，所述基底表面形成有栅极结构，所述栅极结构两侧的有源区基底内形成有源漏区，所述基底表面以及栅极结构表面形成有层间介质层；依次在所述栅极结构表面以及层间介质层表面形成第一掩膜层、在所述第一掩膜层表面形成第二掩膜层，且第二掩膜层与第一掩膜层的材料不同；在所述第二掩膜层表面形成第一光刻胶膜；将第一层掩膜版版图中的第一图形传递至第一光刻胶膜内，形成若干平行排列的第一光刻胶层，相邻第一光刻胶层之间具有横跨若干有源区的第一开口，所述第一开口的图形贯穿所述源漏区和位于相邻源漏区之间的隔离区；以所述第一光刻胶层为掩膜，刻蚀所述第二掩膜层直至暴露出第一掩膜层顶部表面；在刻蚀后第二掩膜层表面以及暴露出的第一掩膜层表面形成第二光刻胶膜；将第二层掩膜版版图中的第二图形传递至第二光刻胶膜内，在暴露出的第一掩膜层部分表面形成若干平行排列的第二光刻胶层，所述第二光刻胶层位于相邻源漏区之间的隔离区正上方，且所述第二光刻胶层横跨若干有源区；以所述第二光刻胶层为掩膜，刻蚀所述第一掩膜层直至暴露出层间介质层表面，在所述第一掩膜层内形成沟槽；以所述第一掩膜层为掩膜，沿所述沟槽底部刻蚀所述层间介质层，形成贯穿所述层间介质层的通孔，所述通孔底部暴露出源漏区表面，且所述通孔的图形贯穿若干个有源区内的源漏区；形成填充满所述通孔的源漏金属层；去除所述第一掩膜层；在所述栅极结构顶部表面、源漏金属层顶部表面以及层间介质层顶部表面形成第一介质层；在所述第一介质层表面形成第三掩膜层；将第三层掩膜版版图中的第三图形传递至第三掩膜层内，在所述第三掩膜层内形成位于源漏金属层上方的第三开口；以所述第三掩膜层为掩膜，沿第三开口底部刻蚀所述第一介质层，在所述第一介质层内形成暴露出源漏金属层部分表面的第一凹槽；形成填充满所述第一凹槽的第零层金属层。可选的，所述基底具有包括若干有源区的互连区，所述第一光刻胶层横跨互连区内的有源区，所述第二光刻胶层横跨互连区内的有源区，且所述第三光刻胶层位于部分互连区上方。可选的，所述隔离区内形成有隔离层，所述第二光刻胶层位于部分隔离层正上方。与现有技术相比，本专利技术的技术方案具有以下优点：本专利技术提供的掩膜版版图的技术方案中，第一层掩膜版版图内具有若干平行排列的第一图形，相邻第一图形之间的区域用于定义栅极结构两侧的源漏区以及位于相邻源漏区之间的隔离区，所述第一图形投影于基底表面的图形为第一投影图形，所述第一投影图形横跨若干有源区；第二层掩膜版版图内具有若干平行排列的第二图形，相邻第二图形之间的区域用于定义若干有源区，第二图形用于定义位于相邻有源区之间的隔离区，第二投影图形横跨若干有源区，第二投影图形与至少一个第一投影图形相邻，且第一投影图形与相邻第二投影图形之间的区域用于定义横跨若干源漏区表面的源漏金属层。本专利技术中，通过第一层掩膜版版图和第二层掩膜版版图，即能够定义将若干有源区电连接的源漏金属层，且第一层掩膜版版图和第二层掩膜版版图之间无需图形对准，从而避免了图形对准出现的对准误差问题，使得定义的源漏金属层具有较高的位置精确度和形貌精确度，从而使不同有源区之间的电连接性能可靠。并且，由于第一层掩膜版版图和第二层掩膜版版图相结合定义出了源漏金属层，通过源漏金属层将若干有源区之间电连接，因此，第三层掩膜版版图中对应的第三投影图形位于源漏金属层上方即可，第三投影图形无需横跨若干源漏区，从而降低对第三层掩膜版版图中的第三图形的位置精确度和形貌精确度的要求，满足半导体小型化微型化的发展趋势，增加了半导体工艺灵活性。进一步，所述基底具有包括若干有源区的互连区，所述第一投影图形横跨互连区内的若干有源区；所述第二投影图形横跨互连区内的若干有源区；且所述第三投影图形位于部分互连区上方，使得定义的源漏金属层横跨互连区，从而实现互连区内不同有源区之间的电连接。进一步，所述第一投影图形至少覆盖栅极结构顶部表面，从而防止定义的源漏金属层与栅极结构发生电连接。本专利技术还提供一种形成半导体结构的方法的技术方案，依次在栅极结构表面以及层间介质层表面形成第一掩膜层、在第一掩膜层表面形成第二掩膜层，且第二掩膜层与第一掩膜层的材料不同；在第二掩膜层表面形成第一光刻胶膜；将第一层掩膜版版图中的第一图形传递至第一光刻胶膜内，形成若干平行排列的第一光刻胶层，相邻第一光刻胶层之间具有横跨若干有源区的第一开口，所述第一开口的图形贯穿所述源漏区和位于相邻源漏区之间的隔离区；以所述第一光刻胶层为掩膜，刻蚀所述第二掩膜层直至暴露出第一掩膜层顶部表面；在刻蚀后第二掩膜层表面以及暴露出的第一掩膜层表面形成第二光刻胶膜；将本文档来自技高网...

【技术保护点】
一种掩膜版版图，其特征在于，包括：第一层掩膜版版图，所述第一层掩膜版版图内具有若干平行排列的第一图形，相邻第一图形之间的区域用于定义栅极结构两侧的源漏区以及位于相邻源漏区之间的隔离区，所述第一图形投影于基底表面的图形为第一投影图形，所述第一投影图形横跨基底中的若干有源区；第二层掩膜版版图，所述第二层掩膜版版图内具有若干平行排列的第二图形，相邻第二图形之间的区域用于定义若干有源区，所述第二图形用于定义位于相邻有源区之间的隔离区，所述第二图形投影于基底表面的图形为第二投影图形，所述第二投影图形横跨若干有源区，所述第二投影图形与至少一个第一投影图形相邻，且所述第一投影图形与相邻第二投影图形之间的区域用于定义横跨若干源漏区的源漏金属层；第三层掩膜版版图，所述第三层掩膜版版图内具有若干第三图形，所述第三图形投影于基底表面的图形为第三投影图形，所述第三投影图形位于源漏金属层上方，所述第三图形用于定义与源漏金属层电连接的第零层金属层。

【技术特征摘要】
1.一种掩膜版版图，其特征在于，包括：第一层掩膜版版图，所述第一层掩膜版版图内具有若干平行排列的第一图形，相邻第一图形之间的区域用于定义栅极结构两侧的源漏区以及位于相邻源漏区之间的隔离区，所述第一图形投影于基底表面的图形为第一投影图形，所述第一投影图形横跨基底中的若干有源区；第二层掩膜版版图，所述第二层掩膜版版图内具有若干平行排列的第二图形，相邻第二图形之间的区域用于定义若干有源区，所述第二图形用于定义位于相邻有源区之间的隔离区，所述第二图形投影于基底表面的图形为第二投影图形，所述第二投影图形横跨若干有源区，所述第二投影图形与至少一个第一投影图形相邻，且所述第一投影图形与相邻第二投影图形之间的区域用于定义横跨若干源漏区的源漏金属层；第三层掩膜版版图，所述第三层掩膜版版图内具有若干第三图形，所述第三图形投影于基底表面的图形为第三投影图形，所述第三投影图形位于源漏金属层上方，所述第三图形用于定义与源漏金属层电连接的第零层金属层。2.如权利要求1所述掩膜版版图，其特征在于，所述基底具有包括若干有源区的互连区，所述第一投影图形横跨互连区内的若干有源区；所述第二投影图形横跨互连区内的若干有源区；且所述第三投影图形位于部分互连区上方。3.如权利要求1所述掩膜版版图，其特征在于，所述第一投影图形至少覆盖栅极结构顶部表面。4.如权利要求1所述掩膜版版图，其特征在于，相邻所述第一投影图形之间的距离小于等于相邻栅极结构之间的距离。5.如权利要求1所述掩膜版版图，其特征在于，所述第一图形为条状图形；所述第二图形为条状图形。6.如权利要求1所述掩膜版版图，其特征在于，所述基底内具有鳍部，所述第一投影图形的排列方向与鳍部延伸方向相互平行；所述第一投影图形的排列方向与鳍部排列方向相互垂直。7.如权利要求1所述掩膜版版图，其特征在于，所述第一图形的排列方向与第二图形的排列方向相互平行。8.如权利要求1所述掩膜版版图，其特征在于，所述第三层掩膜版版图包括：第三上层掩膜版版图，所述第三上层掩膜版版图内具有若干第一子图形，所述第一子图形投影于基底表面的投影图形为第一子投影图形，所述第一子投影图形位于部分源漏金属层上方，且横跨若干个有源区；第三下层掩膜版版图，所述第三下层掩膜版版图内具有若干第二子图形，所述第二子图形投影于基底表面的投影图形为第二子投影图形，所述第二子投影图形位于另一部分源漏金属层上方，且横跨若干个有源区，其中，所述第一子图形和第二子图形构成所述第三图形，每一第一子投影图形与至少一个第二子投影图形相邻，所述第一子投影图形与第二子投影图形相互平行排列。9.如权利要求1所述掩膜版版图，其特征在于，还包括：第四层掩膜版版图，所述第四层掩膜版版图内具有若干第四图形，所述第四图形投影于基底表面的图形为第四投影图形，所述第四投影图形位于栅极结构上方，所述第四图形用于定义与栅极结构电连接的第零层栅金属层。10.如权利要求9所述掩膜版版图，其特征在于，所述第四层掩膜版版图包括：第四上层掩膜版版图，所述第四上层掩膜版版图内具有若干第三子图形，所述第三子图形投影于基底表面的图形为第三子投影图形，所述第三子投影图形位于部分栅极结构上方，且横跨若干个有源区；第四下层掩膜版版图，所述第四下层掩膜版版图内具有若干第四子图形，所述第四子图形投影于基底表面的图形为第四子投影图形，所述第四子投影图形位于另一部分栅极结构上方，且横跨若干个有源区，其中，所述第三子图形和第四子图形构成所述第四图形，每一第三子投影图形与至少一个第四子投影图形相邻，所述第三子投影图形与第四子投影图形相互平行排列。11.一种采用如权利要求1至10中任一项提供的掩膜版版图形成半导体结构的方法，其特征在于，包括：提供包括若干有源区和将相邻有源区隔开的隔离区的基底，所述基底表面形成有栅极结构，所述栅极结构两侧的有源区基底内形成有源漏区，所述基底表面以及栅极结构表面形成有层间介质层；依次在所述栅极结构表面以及层间介质层表面形成第一掩膜层、在所述第...

【专利技术属性】
技术研发人员：余云初，沈忆华，潘见，傅丰华，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海;31