用于芯片封装件的结构和形成方法技术

提供了一种芯片封装件。该芯片封装件包括半导体芯片和半导体芯片上方的半导体管芯。芯片封装件还包括位于半导体芯片上方且包封半导体管芯的介电层，并且介电层基本上由半导体氧化物材料制成。芯片封装件进一步包括导电部件，该导电部件贯穿半导体管芯的半导体衬底且物理连接半导体芯片的导电焊盘。本发明专利技术的实施例还涉及用于芯片封装件的结构和形成方法。

Structure and method for chip package

Chip package. The chip package comprises a semiconductor chip and a semiconductor core above the semiconductor chip. The chip package further includes a dielectric layer on top of the semiconductor chip and encapsulating the semiconductor core. The chip package further includes a conductive member that runs through the semiconductor substrate of the semiconductor core and is physically connected to the conductive pad of the semiconductor chip. The embodiment of the invention also relates to a structure and a method for forming a chip package.

【技术实现步骤摘要】

本专利技术的实施例涉及集成电路器件，更具体地，涉及用于芯片封装件的结构和形成方法。
技术介绍
半导体器件用于各种电子应用中，诸如个人计算机、手机、数码相机和其他电子设备。半导体器件的制造涉及在半导体衬底上方依次沉积绝缘或介电层、导电层和半导体层，以及使用光刻和蚀刻工艺图案化各个材料层以在半导体衬底上形成电路组件和元件。半导体工业通过最小部件尺寸的持续减小而不断改进各种电子组件(例如，晶体管、二极管、电阻器、电容器等)的集成度，这允许更多组件集成到给定面积内。输入和输出(I/O)连接的数量显著地增加。发展利用更少的面积或更小的高度的更小的封装结构来封装半导体器件。例如，为了进一步增加电路密度，已经研究了三维(3D)IC。已经发展了新的封装技术以提高半导体器件的密度和功能性。这些用于半导体器件的相对新型的封装技术面临制造的挑战。
技术实现思路
本专利技术的实施例提供了一种芯片封装件，包括：半导体芯片；半导体管芯，位于所述半导体芯片上方；介电层，位于所述半导体芯片上方且包封所述半导体管芯，其中，所述介电层由半导体氧化物材料制成；以及导电部件，贯穿所述半导体管芯的半导体衬底并且物理连接所述半导体芯片的导电焊盘。本专利技术的另一实施例提供了一种芯片封装件，包括：半导体芯片；半导体管芯，位于所述半导体芯片上方；介电层，包封所述半导体管芯，其中，所述介电层没有聚合物材料；导电部件，贯穿所述半导体芯片的半导体衬底；以及连接件，位于所述半导体衬底上方并且电连接至所述导电部件，其中，所述半导体芯片位于所述半导体管芯和所述连接件之间。本专利技术的又一实施例提供了一种芯片封装件，包括：半导体芯片；半导体管芯，接合至所述半导体芯片，其中，所述半导体管芯与所述半导体芯片直接接触；以及导电部件，贯穿所述半导体管芯的半导体衬底并且物理连接所述半导体芯片的导电焊盘。附图说明当结合附图进行阅读时，根据下面详细的描述可以更好地理解本专利技术的实施例。应该强调的是，根据工业中的标准实践，对各种部件没有按比例绘制并且仅仅用于说明的目的。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增大或缩小。图1A至图1O是根据一些实施例的用于形成芯片封装件的工艺的各个阶段的截面图。图2A至图2B是根据一些实施例的用于形成芯片封装件的工艺的各个阶段的截面图。图3是根据一些实施例的芯片封装件的截面图。图4A至图4I是根据一些实施例的用于形成芯片封装件的工艺的各个阶段的截面图。图5A至图5F是根据一些实施例的用于形成芯片封装件的工艺的各个阶段的截面图。图6A至图6E是根据一些实施例的用于形成芯片封装件的工艺的各个阶段的截面图。图7是根据一些实施例的封装件结构的截面图。具体实施方式以下公开内容提供了许多用于实现所提供主题的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本专利技术。当然，这些仅仅是实例，而不旨在限制本专利技术。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件形成为直接接触的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本专利技术可在各个实例中重复参考标号和/或字母。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。而且，为便于描述，在此可以使用诸如“在…之下”、“在…下方”、“下部”、“在…之上”、“上部”等的空间相对术语，以便于描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其他方式定向(旋转90度或在其他方位上)，而在此使用的空间相对描述符可以同样地作相应的解释。描述本专利技术的一些实施例。图1A至图1O是根据一些实施例的用于形成芯片封装件的工艺的各个阶段的截面图。可以在图1A至图1O描述的阶段之前、期间和/或之后提供额外的操作。对于不同的实施例，描述的一些阶段可以被替换或消除。可以将额外的部件添加至半导体器件结构。对于不同的实施例，可以替代或消除以下所描述的一些部件。虽然通过按照特定的顺序实施的操作来论述一些实施例，但可以以另一逻辑顺序来实施这些操作。如图1A所示，提供了衬底10和将要接合在衬底10上的半导体管芯20。在一些实施例中，衬底10包括半导体晶圆、半导体晶圆的部分、介电晶圆、介电晶圆的部分、另一合适的衬底或它们的组合。半导体晶圆(诸如硅晶圆)可以包括诸如有源器件和/或无源器件的器件元件。在一些其它实施例中，半导体晶圆不包括任何器件元件。例如，半导体晶圆是空白硅晶圆。介电晶圆可以包括玻璃晶圆。在一些其它实施例中，存在已经接合在衬底10上的一个或多个其它半导体管芯(未示出)。如图1A所示，在一些实施例中，衬底10包括半导体衬底100和在半导体衬底100上形成的互连结构。互连结构包括层间介电层102和导电焊盘104。层间介电层102包括多个介电子层。在层间介电层102中形成多个导电接触件、导电通孔以及导电线。导电线的部分形成导电焊盘104。在一些实施例中，层间介电层102包括覆盖导电焊盘104的子层。该子层可以用作接合层以有助于与半导体管芯20(例如，通过熔融接合工艺)的随后的接合。在这些情况中，导电焊盘104上的子层具有随后的平坦的顶面。诸如化学机械抛光(CMP)工艺的平坦化工艺可以用于提供具有基本上平坦的顶面的子层。在一些其他实施例中，暴露出导电焊盘104的一些和全部而不完全地掩埋在层间介电层102中。导电焊盘104的顶面可以与层间介电层102的顶面基本上共平面。如图1A所示，半导体管芯20包括半导体衬底200和在半导体衬底200上形成的互连结构。互连结构包括层间介电层202和导电焊盘204。半导体管芯20的互连结构可以类似于衬底10的互连结构。在一些实施例中，导电焊盘204掩埋在层间介电层202中。在一些其他实施例中，导电焊盘204的顶面与层间介电层202的顶面基本上共平面。在半导体衬底200中形成各种器件元件。各种器件元件的实例包括晶体管(例如，金属氧化物半导体场效应晶体管(MOSFET)、互补金属氧化物半导体(CMOS)晶体管、双极结型晶体管(BJT)、高压晶体管、高频晶体管、p沟道和/或n沟道场效应晶体管(PFET/NFET)等)、二极管或其他合适的元件。包括沉积、蚀刻、注入、光刻、退火和/或其他合适的工艺的各种工艺可以用于形成各种器件元件。通过半导体管芯20的互连结构互连器件元件以形成集成电路器件，诸如逻辑器件、存储器件(例如，静态随机存取存储器，SRAM)、射频(RF)器件、输入/输出(I/O)器件、片上系统(SoC)器件、它们的组合或其他适当类型的器件。如图1B所示，根据一些实施例，在衬底10上接合半导体管芯20。各种接合工艺可以用于将半导体管芯20与衬底10接合。在一些实施例中，半导体管芯20和衬底10通过熔融接合接合在一起。熔融结合可以是氧化物至氧化物接合。在一些实施例中，在衬底10上方放置半导体管芯20从而使得层间介电层102和202彼此直接接触。然后，热处理可以用于实现层间介电层102和202之间的熔融接合。在熔融接合期间，可以在从约150°C至约300℃的范围本文档来自技高网...

【技术保护点】
一种芯片封装件，包括：半导体芯片；半导体管芯，位于所述半导体芯片上方；介电层，位于所述半导体芯片上方且包封所述半导体管芯，其中，所述介电层由半导体氧化物材料制成；以及导电部件，贯穿所述半导体管芯的半导体衬底并且物理连接所述半导体芯片的导电焊盘。

【技术特征摘要】
2015.10.21 US 14/919,3781.一种芯片封装件，包括：半导体芯片；半导体管芯，位于所述半导体芯片上方；介电层，位于所述半导体芯片上方且包封所述半导体管芯，其中，所述介电层由半导体氧化物材料制成；以及导电部件，贯穿所述半导体管芯的半导体衬底并且物理连接所述半导体芯片的导电焊盘。2.根据权利要求1所述的芯片封装件，其中，所述介电层与所述半导体管芯直接接触。3.根据权利要求1所述的芯片封装件，其中，所述导电部件贯穿所述半导体管芯的互连结构以与所述半导体芯片的所述导电焊盘电接触。4.根据权利要求1所述的芯片封装件，还包括导电部件，所述导电部件贯穿所述介电层并且与所述半导体芯片的第二导电焊盘电接触。5.根据权利要求1所述的芯片封装件，还包括：接合焊盘，位于所述半导体芯片和所述半导体管芯之间；以及第二导电部件，位于所述接合焊盘下面并且物理连接所述接合焊盘，其中，所述第二导电部件位于所述接合焊盘和所述半导体芯片之间并且电连接至所述半导体芯片的第二导电焊盘...

【专利技术属性】
技术研发人员：余振华，陈明发，叶松峯，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71