一种MOS管器件制造技术

一种MOS管器件，该MOS管器件具有两个栅极，其中第一栅极为设置在沟道上方的控制器件开关的普通栅极，第二栅极为设置在LDD区上方控制漏源导通电阻Rdson的新增栅极。在本发明专利技术中，通过该第二栅极的调控，一方面可以在器件工作状态下降低漏源导通电阻Rdson，从而降低器件的工作损耗和提高开关效率；另一方面可以在器件关断状态下降低漏源电容Cds、提高漏源之间的阻抗和击穿电压BVdss，从而使器件关断时的隔断能力以及电压摆幅的阻挡能力提高。

MOS tube device

A MOS device, the MOS device has two gate, the first gate set for ordinary gate switch in the channel at the top of the controller, the second gate for setting the control gate drain source resistance Rdson of the new guide in the area above LDD. In the invention, by controlling the second gate, on the one hand can drain source resistance Rdson decreased in the device working status, thereby reducing the loss and improve the efficiency of switching devices; on the other hand can reduce the drain source capacitance Cds, improve the leakage between the source impedance and the breakdown voltage of the BVdss device in the off state next, the device will cut off ability to shut off when the voltage swing and blocking ability.

【技术实现步骤摘要】

本专利技术涉及一种金属氧化物半导体器件，尤其是一种具有双栅极结构的金属氧化物半导体管器件。
技术介绍
随集成电路集成度的提高，器件尺寸逐步按比例缩小，目前特征尺寸已达到32nm量级。金属氧化物半导体(MOS)是最常见的半导体器件，是构成各种复杂电路的基本单元。MOS晶体管基本结构包括三个主要区域：源极(source)、漏极(drain)和栅电极(gate)。其中源极和漏极是通过高掺杂形成的，根据器件类型不同，可分为n型掺杂(NMOS)和p型掺杂(PMOS)。在器件按比例缩小的过程中，漏极电压并不随之减小，这就导致源/漏极间的沟道区电场的增大，在强电场作用下，电子在两次碰撞之间会加速到比热运动速度高许多倍的速度，由于动能很大而被称为热电子，从而引起热电子效应(hotelectroneffect)。该效应属于器件的小尺寸效应，会引起热电子向栅介质层注入，形成栅电极电流和衬底电流，影响器件和电路的可靠性。为了克服热电子效应，有多种对MOS晶体管结构的改进方法，例如双注入结构、埋沟结构、分立栅结构、埋漏结构等；其中研究得较多且实用价值较大的一种是轻掺杂漏(lightlydopeddrain；LDD)结构。LDD结构又称轻掺杂漂移区，其作用是降低电场，可以显著改进热电子效应。参见图1，图1是一种现有的具有LDD结构的MOS管结构示意图。如图所示，其包括第一导电类型重掺杂衬底1、第一导电类型重掺杂衬底1上的P型外延层2以及P型外延层2上的源极区10和漏极区13，其中源极区10与漏极区13之间设有沟道区9，漏极区13与沟道区9之间设有LDD区11，沟道区9的上方设有栅17和栅极氧化层16。这种MOS器件在高频率时的性能主要受限于栅极到源极的电容Cgs和漏极到源极的电容Cds。而漏极到源极的电容Cds决定于轻掺杂区(LDD区)的大小，同时LDD区也决定了开启电阻Rdson和击穿电压BVdss的大小。对于该MOS管器件，要求器件在工作时，有尽可能低的漏源导通电阻Rdson，以降低器件的电流损耗和提高器件的效率，同时又要求器件在关断状态下，漏极和源极之间有尽可能低的漏源电容Cds，从而提高漏极和源极之间的阻抗，使器件不会产生漏电和损耗，以及，提高器件的击穿电压BVdss。然而实际上当管子在导通状态时，漏源导通电阻Rdson是一个固定的量，同时受LDD区的影响，漏源导通电阻Rdson和漏源电容Cds之间成为一对难以调和的量，原因如下：为了降低器件的导通电阻Rdson，需要减少LDD区的长度，以减少源极区和漏极区之间的距离，这样一来，器件在关断状态下的漏源电容Cds势必增大，使得漏极和源极之间的阻抗减少，从而导致源、漏之间的隔断能力变差，同时器件对电压摆幅的阻挡能力也变差，最终不仅影响器件对交流信号的关断能力，还降低了击穿电压BVdss，导致器件被击穿的风险加大。
技术实现思路
有鉴于此，本专利技术的目的在于提出一种新的MOS管器件，该MOS管器件能够在不减少LDD区长度的情况下，降低器件在导通状态下的漏源电阻Rdson。根据上述目的提出的一种MOS管器件，包括衬底，形成在衬底上的源极区、漏极区和沟道区，在所述漏极区和所述沟道区之间设有LDD区，在所述沟道区的上方设有第一栅极氧化层和第一栅极，在所述LDD区的上方设有第二栅极氧化层和第二栅极，该第二栅极上施加的电压正比于第一栅极上施加的电压。优选的，当MOS管为NMOS管时，在MOS管处于导通状态下，所述第二栅极与所述第一栅极一样施加的是正电压，在MOS管处于关断状态下，所述第二栅极接地或施加负电压。优选的，当MOS管为PMOS管时，在MOS管处于导通状态下，所述第二栅极与所述第一栅极一样接地或施加负电压，在MOS管处于关断状态下，所述第二栅极施加正电压。优选的，所述第二栅极为平行于LDD区的平板。优选的，所述第二栅极氧化层具有覆盖第一栅极氧化层所形成的折肩，所述第二栅极包括水平部分和位于所述第二栅极氧化层折肩上的折肩部分。优选的，所述衬底为绝缘体上硅结构，包括底硅、二氧化硅层和体硅层，所述源极区、漏极区、沟道区和LDD区形成在所述体硅层中。优选的，所述衬底为p型硅衬底，所述源极区、漏接区、沟道区以及LDD区制作在该p型硅衬底中，或者所述衬底上设有p型外延层，所述源极区、漏接区、沟道区以及LDD区制作在该p型外延层中。优选的，所述衬底包括重掺的p型底硅和在该P型底硅上外延的一层轻掺的p型体硅，所述源极区、漏接区、沟道区以及LDD区制作在该体硅中，在源极区的一侧设有重掺的p型下沉区，通过该p型下沉区将源极与衬底直接接地与现有技术相比，本专利技术通过该第二栅极的调控，一方面可以在器件工作状态下降低漏源导通电阻Rdson，从而降低器件的工作损耗和提高开关效率；另一方面可以在器件关断状态下降低漏源电容Cds，提高漏源关断时的阻抗和击穿电压BVdss，从而使器件的关断能力提高。附图说明为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1是一种现有的具有LDD结构的MOS管结构示意图，图2是本专利技术第一实施方式下的MOS器件的结构示意图，图3A和3B分别示意了该第一实施方式MOS管在开通和关断状态下的工作原理图；图4是本专利技术第二实施方式下的MOS器件的结构示意图，图5是本专利技术第三实施方式下的MOS器件的结构示意图，图6是本专利技术第四实施方式下的MOS器件的结构示意图。具体实施方式正如
技术介绍
中所述，对于现有的MOS器件，要求器件在工作时，有尽可能低的漏源导通电阻Rdson，以降低器件的电流损耗和提高器件的响应速度，同时又要求器件在关断状态下，漏极和源极有尽可能低的漏源电容Cds和尽可能高的阻抗，使器件不会产生漏电和损耗。然而实际上当管子工作在饱和区时，漏源导通电阻Rdson是一个固定的量，同时受LDD区的影响，漏源导通电阻Rdson和漏源电容Cds之间成为一对难以调和的量，原因如下：为了降低器件的导通电阻Rdson，需要减少LDD区的长度，以减少源极区和漏极区之间的距离，这样一来，器件在关断状态下的漏源电容Cds势必增大，从而导致阻抗减少，影响器件对交流信号的关断能力。因此本专利技术所要解决的技术问题在于MOS管器件中，在不减少LDD区长度的情况下，使器件在工作状态下的漏源导通电阻Rdson减小，从而提高管子的开关效率和减少工作状态下的损耗。同时又使器件在关断状态下的漏源电容Cds减小，漏极和源极之间的阻抗增加，提高器件的击穿电压BVdss和防漏电能力。为达到上述目的，本专利技术采用的具体技术手段为：在现有MOS管的LDD区上方，设置一个第二栅极，在该第二栅极上施加一个与第一栅极电压成正比的第二栅极电压，通过对LDD区的电场调控，实现LDD区的阻值调控问题，并同时起到对Cds的调制。这里的电场调控是指，由于在第二栅极上施加一个与第一栅极成正比的电压，在MOS管开通状态下，该第二栅极的电位相对较高，此时在第二栅极和LDD区之间的电场方向为由上往下。LDD区的低浓度本文档来自技高网...

【技术保护点】
一种MOS管器件，包括衬底，形成在衬底上的源极区、漏极区和沟道区，在所述漏极区和所述沟道区之间设有LDD区，其特征在于：在所述沟道区的上方设有第一栅极氧化层和第一栅极，在所述LDD区的上方设有第二栅极氧化层和第二栅极，该第二栅极上施加的电压正比于第一栅极上施加的电压。

【技术特征摘要】
1.一种MOS管器件，包括衬底，形成在衬底上的源极区、漏极区和沟道区，在所述漏极区和所述沟道区之间设有LDD区，其特征在于：在所述沟道区的上方设有第一栅极氧化层和第一栅极，在所述LDD区的上方设有第二栅极氧化层和第二栅极，该第二栅极上施加的电压正比于第一栅极上施加的电压。2.如权利要求1所述的MOS管器件，其特征在于：当MOS管为NMOS管时，在MOS管处于导通状态下，所述第二栅极与所述第一栅极一样施加的是正电压，在MOS管处于关断状态下，所述第二栅极接地或施加负电压。3.如权利要求1所述的MOS管器件，其特征在于：当MOS管为PMOS管时，在MOS管处于导通状态下，所述第二栅极与所述第一栅极一样接地或施加负电压，在MOS管处于关断状态下，所述第二栅极施加正电压。4.如权利要求1所述的MOS管器件，其特征在于：所述第二栅极为平行于LDD区的平板。5.如权利要求1所...

【专利技术属性】
技术研发人员：马强，
申请(专利权)人：苏州远创达科技有限公司，
类型：发明
国别省市：江苏;32