一种新型的抗辐照器件结构制造技术

本发明专利技术属于抗辐照半导体技术领域，涉及一种基于主流半导体工艺条件的、能够提高器件的抗辐照性能的SOI器件。本发明专利技术的抗辐照SOI器件，其特征是通过改变绝缘埋层，降低SOI器件的自加热效应，同时能够降低辐照条件下，背栅表面积累的电荷；通过改变有源区的掺杂结构，降低辐照条件下寄生沟道产生的泄露电流，同时更好的实现体接触；通过改变BTS结构，在保持沟道宽长比不变和有效体接触的情况下，能够降低版图面积。采用本发明专利技术可以在兼容主流SOI工艺情况下，具有较小的自加热效应、较小的泄露电流以及较小版图面积等特性。

A new structure of anti radiation device

The present invention belongs to the field of radiation resistant semiconductor technology, and relates to a SOI device which can improve the anti irradiation performance of the device based on the main semiconductor technology condition. Anti radiation SOI device of the present invention, is characterized by changing the insulating buried layer, reduce the self heating effect of SOI device, and can reduce the irradiation conditions, the charge accumulated on the surface of the back gate; by doping the structure change of the active region, reducing the leakage current under irradiation parasitic channel is generated, and achieve a better body contact; by changing the structure of BTS, while maintaining the ratio of channel width to length constant and effective body contact, can reduce the layout area. By adopting the method, the invention has the advantages of small self heating effect, small leakage current, small layout area and the like, which is compatible with the mainstream SOI process.

【技术实现步骤摘要】

本专利技术涉及集成电路及空间
，尤其涉及一种基于主流半导体工艺条件的、能够提高器件的抗辐照性能的SOI器件。
技术介绍
集成电路和电子元器件在辐照条件下，将会产生总剂量、单粒子、瞬时辐射等多种辐射效应。如果人造地球卫星、空间探测器和载人航天器等所采用的器件和电路，没有经过特殊的抗辐射加固措施，其性能很快就会退化以致失效，造成巨大的安全隐患和成本浪费。因此，积极寻求具有高抗辐射能量的器件和电路的方法，对于空间技术的发展具有重要的意义。SOI器件由于采用了全介质隔离，它的很多特性和体硅器件存在明显的差异，具有更高的集成度、更低的功耗以及更优良的短沟道特性，而且由于埋氧层的存在从根本上消除了闩锁效应从而使器件的可靠性大幅度提高。如图1所示为常规BTSSOI器件结构剖面图，包括了1-基底衬底层，2-绝缘氧化埋层，3-源区，4-沟道区，5-漏区，6-栅氧化层，7-多晶硅栅以及8-隔离氧化层；常规BTSSOINMOS器件的俯视图如图1所示，漏端N+有源区上有三个漏端接触孔，源端N+有源区上有一个源端接触孔，上下各有一个P+有源区，源端N+有源区和两个P+有源区共三个接触孔通过金属连接在一起引出。在辐照条件下，2-绝缘氧化埋层中引入氧化物陷阱电荷，如图3所示，这些陷阱电荷会吸引硅层中的电子形成寄生导电沟道，使器件的泄露电流增大；同时由于耦合作用的影响，这一部分陷阱电荷会影响栅的控制能力，使器件性能退化。与此同时，SOI结构中低导热率的SiO2层会造成沟道电流产生的热量无法及时散掉，器件内部温度过高，载流子迁移率降低，使器件输出电流下降。
技术实现思路
本专利技术在现有的SOI器件结构基础上，提供了一种新的抗辐照SOI结构，通过改变绝缘埋层构成，来降低自加热效应带来的器件性能退化，同时能够降低辐照条件下背栅积累的电荷，改善器件的抗辐照性能；通过改变源漏区的掺杂分布来，使辐照情况下由绝缘埋层产生的寄生沟道无法导通，减小由总剂量辐照引起的背栅泄漏电流。按照本专利技术所提供的方案，采用氧离子注入的方法，实现SOI的埋氧化层。在进行氧离子注入的时候，采用极低的注入剂量和注入能量，能够形成更薄的顶层硅膜和埋氧化层。更薄顶层硅膜，使得器件的沟道能够被耗尽区消耗完，降低了体效应带来的器件性能退化；同时更薄的埋氧化层，将在一定程度上减小自加热效应带来的器件性能退化，而且更薄的埋氧化层在受到辐照的情况下，俘获的电荷也将大大减少，与此同时，由于埋氧化层厚度很低，辐射条件下产生的电荷可以通过隧穿效应，穿过埋氧化层释放到衬底中，这样降低了辐射下体区积累的电荷，提高了器件的抗辐照能力。在结构的中部为多晶硅栅，多晶硅栅右侧为MOS管的漏端，左侧为MOS管的源端，在漏端N+有源区上有三个漏端接触孔，通过接触孔引出漏端接触；在源端N+有源区上有三个源端接触孔，在源端N+有源区左侧有一个P+有源区，源端N+有源区和P+有源区的接触孔合并在一起，一起通过金属导线引出。本专利技术中的源采用如图6所示的掺杂分布，第一次对源区进行离子注入掺杂，对于NMOS注入施主杂质，对于PMOS注入受主杂质；第二次对源区进行与第一次掺杂类型相反的离子注入。与现有的技术相比，本专利技术具有以下的优点：1.和传统的SOI工艺兼容，不需要增加任何特殊工艺步骤。2.本专利技术中提出的结构，在不改变器件宽长比的情况下，能够减小MOS器件版图的大小，同时由于采用了新的源漏调制掺杂结构，能够降低总剂量辐照后产生的寄生泄露电流，提高了器件的抗总剂量辐照能力。附图说明图1为传统SOI器件沿沟道方向的剖面图和俯视结构图；图2为传统SOI器件源漏区深度方向掺杂浓度分布示意图；图3为传统SOI器件在总剂量辐照后引起寄生泄漏沟道示意图；图4为低剂量、低能量氧离子注入示意图；图5为厚埋氧化层和薄埋氧化层能带示意图；图6为本专利技术SOI器件沿沟道方向的剖面图和俯视结构示意图；图7为本专利技术SOI器件源漏区深度方向掺杂浓度分布示意图；各区域说明如下：1-硅衬底；2-埋氧化层；3-源区；4-沟道区；5-漏区；6-栅氧化层；7-多晶硅栅；8-隔离氧化层；9-总剂量辐照引起的寄生泄露沟道；10-P+有源区。具体实施方式如图6所示：和图1中所示的常规结构的SOI器件对比，将传统的SOI器件中较厚的SiO2绝缘埋层换成了利用低剂量、低能量氧离子注入得到的超薄埋氧化层，由于降低了SiO2层的厚度，可以有效的减少自加热效应。而且，采用上述方法，得到的顶层硅膜厚度更小，更容易形成全耗尽器件，受到体效应的影响更小，在单粒子辐射的情况下，顶层硅膜积累的电荷更少，与此同时更薄的SiO2埋层可以通过隧穿效应将多余的载流子释放到衬底中，进一步降低了背栅控制的背面沟道导电能力。如图4所示，采用低剂量、低能量氧离子注入，得到的SOI材料具有更薄的顶层硅膜厚度以及更薄的埋氧化层，更薄的顶层硅膜有利于硅膜的耗尽，能够更好的实现FDSOI，从而减小体效应的影响；更薄的埋氧化层能够更好的导热，抑制自加热效应的产生，与此同时如图5所示，更薄的埋氧化层更有利于电子的隧穿，再受到辐照影响的情况下，部分电子通过隧穿效应释放到衬底中区，减少了电荷的积累，从而提高了器件的抗辐照能力。与此同时，如图1所示常规SOI器件中3-源区直接与2-埋氧化层相接触，而图6中所示的结构中，SOI器件中的3-源区与2-埋氧化层之间存在一个很薄区域，该区域的掺杂与4-沟道区掺杂类型相同。如图6表示了SOI器件剖面中源区掺杂浓度的分布，其中Tsi是顶层硅膜的厚度，Ta是本专利技术结构中源区的深度，Nd为源区的掺杂浓度，Na为3-源区和2-埋氧化层之间的掺杂浓度。例如NMOS结构中，先在源区注入施主杂质(如磷、砷等)在源区形成N型重掺杂，然后使用相同的掩膜版采用离子注入的方式，进行二次深注入受主杂质(如硼、镓等)，使3-源区和2-埋氧化层之间形成P型掺杂。这一层薄层掺杂区域能够隔离源漏区和寄生泄露沟道，从而减小由于辐照产生的泄漏电流，同时可以通过这一层薄层掺杂区域将沟道体区和10-P+有源区连接起来，实现体接触。在传统SOI器件中，由于辐照的影响，2-埋氧化层中的氧化物陷阱电荷会吸引沟道中的电子，在2-埋氧化层表面附近形成寄生泄露沟道，在源漏偏置电压的作用下，会形成较大的泄露沟道电流，使SOI器件的性能发生退化。本专利技术不仅可以减小由辐照引起的寄生泄露电流，而且该结构和传统SOI工艺完全兼容，只需要增加一次注入工艺，不会对成本造成大的影响。本专利技术基于传统的BTSSOICMOS结构，对版图设计进行了优化。图1为传统的BTSSOIMOS结构，为了提高器件的抗辐照能力，采用了无岛边结构，中部为poly区，poly的右侧为N+漏端，poly的左侧为N+源端，N+漏端上有三个接触孔并引出导线，在N+源端上有一个源端接触孔，在N+源端的上下两侧各有一个P+有源区，两个P+有源区上各有一个接触孔来引出导线。传统结构的版图横向宽度为7λ，纵向高度为8.2λ，总的面积为57.4λ2。本专利技术的新型体接触SOINMOS结构示意图如图7所示，N+漏端的高度为3λ，N+源端高度为3λ，在源端区域中会进行两次掺杂，最后形成如图6的杂质分布；本专利技术中N+源端的左侧新增加了一个P+有源区，通过左侧的P+有源区以及源端底部的本文档来自技高网...

【技术保护点】
一种新型抗辐照SOI器件结构设计，图6的结构包括1‑硅衬底，位于硅衬底上方的2‑SiO2埋层，通过低剂量、低能量的氧离子注入工艺，能够形成极薄的顶层硅膜和埋氧化层。

【技术特征摘要】
1.一种新型抗辐照SOI器件结构设计，图6的结构包括1-硅衬底，位于硅衬底上方的2-SiO2埋层，通过低剂量、低能量的氧离子注入工艺，能够形成极薄的顶层硅膜和埋氧化层。2.在埋氧化层上的3-N+源区和5-N+漏区，3-N+源区的特征在于靠近2-SiO2埋层的地方通过掺杂形成一个P+薄层，源区在该薄层处形成突变，首先通过第一次N+离子注...

【专利技术属性】
技术研发人员：李平，刘洋，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：四川;51