双端口SRAM单元及具有其的存储器件制造技术

本发明专利技术公开了一种SRAM单元，包括相互交叉耦合的第一反相器和第二反相器，以构建互补的第一数据存储节点和第二数据存储节点。第一访问晶体管包括耦合到第一数据存储节点的第一源极/漏极区、耦合到第一位线的第一漏极/源极区和耦合到第一字线的第一栅极区。第二访问晶体管包括耦合到第二互补数据存储节点的第二源极/漏极区、耦合到第二位线的第二漏极/源极区以及耦合到第一字线的第二栅极区。第一伪晶体管具有耦合到第一访问晶体管的第一源极/漏极区的第一伪源极/漏极区。第二伪晶体管具有耦合到第二访问晶体管的第二源极/漏极区的第二伪源极/漏极区。本发明专利技术提供了双端口SRAM单元及具有其的存储器件。

【技术实现步骤摘要】

本专利技术的实施例一般地涉及半导体
，更具体地，涉及存储器件。
技术介绍
半导体存储器是在基于半导体的集成电路上实现的电子数据存储器件。半导体存储器以许多不同的类型和技术制造。半导体存储器具有比其他类型的数据存储技术更快的访问时间。例如，一个字节的数据通常可以在几纳秒之内被写入半导体存储器或者从半导体存储器读取，而用于诸如硬盘的转动式存储器的访问时间在毫秒的范围内。因为这些原因，其中，半导体存储器被用作计算机存储器的主存储机制以保持计算机当前正在运行的数据，从而与其他计算机一起使用。
技术实现思路
根据本专利技术的一方面，提供了一种静态随机存取存储器(SRAM)器件，包括多个静态随机存取存储器单元，所述静态随机存取存储器单元包括：第一反相器和第二反相器，所述第一反相器和所述第二反相器相互交叉耦合，以构建用于所述静态随机存取存储器单元的互补的第一数据存储节点和第二数据存储节点；第一访问晶体管包括：耦合到所述第一数据存储节点的第一源极/漏极区、耦合到第一位线的第一漏极/源极区和耦合到第一字线的第一栅极区；第二访问晶体管包括：耦合到所述第二数据存储节点的第二源极/漏极区、耦合到第二位线的第二漏极/源极区以及耦合到所述第一字线的第二栅极区；第一伪晶体管，具有耦合到所述第一访问晶体管的所述第一源极/漏极区的第一伪源极/漏极区；以及第二伪晶体管，具有耦合到所述第二访问晶体管的所述第二源极/漏极区的第二伪源极/漏极区。根据本专利技术的另一方面，提供了一种存储器件，所述存储器件包括交叉耦合的第一反相器和第二反相器，以构建数据存储元件，所述存储器件包括：多个半导体鳍，在半导体衬底上沿着第一方向互相平行延伸，所述多个半导体鳍中的第一鳍对应于所述第一反相器的第一上拉晶体管以及所述多个半导体鳍中的第二鳍对应于所述第一反相器的第一下拉晶体管；第一栅电极，在与所述第一方向垂直的第二方向上延伸以在所述第一上拉晶体管的沟道区处跨越所述第一鳍，并且在第二方向上以直线的方式连续以在所述第一下拉晶体管的沟道区处跨越所述第二鳍；以及第二栅电极，在所述第二方向上与所述第一栅电极平行延伸，但是在第一方向上与所述第一栅电极间隔开以构建用于所述第一鳍的第一伪晶体管结构，其中，所述第一鳍在所述第一方向上的延伸终止，使得所述第一鳍的端面驻留在所述第二栅电极下方并且在所述第二栅电极的外侧壁之内。根据本专利技术的又一方面，提供了一种存储器件，所述存储器件包括多个存储单元，所述存储单元包括：数据存储元件，具有互补的第一数据存储节点和第二数据存储节点；第一访问晶体管，具有耦合到第一字线的栅极，耦合到所述第一数据存储节点的第一源极/漏极区和耦合到第一位线的第一漏极/源极区；第二访问晶体管，具有耦合到第二字线的栅极，耦合到所述第二数据存储节点的第二源极/漏极区和耦合到第二位线的第二漏极/源极区；第一伪晶体管，具有耦合到所述第一数据存储节点的栅极和第一伪源极/漏极区；以及第二伪晶体管，具有耦合到所述第二数据存储节点的第二伪源极/漏极区，并且具有浮置的、耦合到VSS或者耦合到所述第二字线的栅极。附图说明当结合附图阅读时，通过下面的详细描述可最好地理解本公开的各个方面。值得注意的是，根据工业中的标准实践，各部部件没有按比例绘制。实际上，可任意增加或减少各种部件的尺寸以便清楚讨论。图1示出了双端口静态随机存取存储器(DPSRAM)的框图。图2示出了根据一些实施例的SRAM单元的原理图。图3示出了根据一些实施例的包括12个晶体管的SRAM单元的原理图。图4A-4D示出了与图3的一些实例一致的SRAM单元的一些实施例。图5A示出了根据一些实施例的被实现为FinFET的SRAM访问晶体管(accesstransistor，又称存取晶体管)的透视图的一些实施例。图5B示出了沿着图4D的线B-B的横截面图的一些实施例。图6A-6D示出了与图3的一些实例一致的SRAM单元的布局视图的一些可选实施例。图7A-7D示出了根据图3的一些实例的SRAM单元的布局视图的一些实施例。图8A-8D示出了与图3的一些实例一致的SRAM单元的布局视图的一些可选实施例。具体实施方式下列公开内容提供了许多不同的实施例或实例，以实现所提供的主题的不同特征。下面描述了部件和布置的具体实例以简化本专利技术。当然，这些仅是实例并不旨在限制。例如，下面描述中在第二部件上或上方形成第一部件可包括第一部件和第二部件以直接接触方式形成的实施例，以及也可包括另外的部件形成在第一部件和第二部件之间使得第一部件和第二部件不直接接触的实施例。另外，本专利技术可在各种实施例中重复参考数字和/或字母。这种重复是为了简单和清晰的目的，本身并不指示所讨论的各种实施例和/或配置之间的关系。进一步，为了易于描述，空间关系术语，例如“下方”、“之下”、“下部”、“之上”、“上部”和类似术语可在此使用以描述图中示出的一个元件或部件相对于另一个元件或部件的关系。除了各图中描述的方向之外空间关系术语旨在包括器件使用或操作时的不同方向。装置可以其他方式定位(旋转90度或者在其他方向)并且在此使用的空间关系描述符可因此同样地被解释。图1示出了双端口静态随机存取存储器(DPSRAM)器件100的框图。DPSRAM器件100包括由许多存储单元104组成的阵列102，存储单元104被布置为L列和N行，其中L和M可以是任何整数，并且可以相同或彼此不同。为清楚起见，单个的存储单元104在图1中被标记为C列-行(CCOLUMN-ROW)。如下面更详细意识到的，在DPSRAM器件中，可以通过两个“端口”进行读操作和写操作，这两个端口在图1中通过下标“A”和“B”指示。每个端口具有它自己的字线集以及它自己的位线集，该端口的字线集和位线集与另一端口的字线集和位线集分隔开。例如，沿着阵列的行，端口A包括字线WL1A、WL2A、…、WLMA，而端口B包括字线WL1B、WL2B、…、WLMB。沿着阵列的列，端口A包括互补位线对BL1A/BL1A′、BL2A/BL2A′、…、BLLA/BLLA′、而端口B包括互补位线对BL1B/BL1B′、BL2B/BL2B′、…、BLLB/BLLB′。对于每一列，用于一个端口的每对位线是互补的，因为每对中的一根位线被偏置(bias，加偏压)为具有(carry)与逻辑“1”状态对应的第一电压电平，而每对中的另一根位线被偏置为具有与逻辑“0”状态对应的第二电压电平。每一存储单元104驻留在行和列的交叉点处，并且可以通过这两个端口被访问。而且，因为两个端口设计，数据可以并发地(concurrently，又称同时地)或同时被读取或被写入到阵列中的两个不同行。例如，第一行存储单元(例如第一行中的单元C1,1到CL,1)可以通过端口A字线(例如通过WL1A)被访问，而第二行存储单元(例如第二行中的单元C1,2到CL,2)可以通过端口B字线(例如通过WL2B)同时被访问。当字线访问这些单元时，端口A的位线可以被用于从第一行的被访问存储单元读取或者写入第一行的被访问存储单元，而端口B的位线可以同时被用于从第二行的被访问的存储单元读取或写入第二行的被访问的存储单元。现在将在下列两段中描述对端口A的示例性写操作以及对端口B的本文档来自技高网...

【技术保护点】
一种静态随机存取存储器(SRAM)器件，包括多个静态随机存取存储器单元，所述静态随机存取存储器单元包括：第一反相器和第二反相器，所述第一反相器和所述第二反相器相互交叉耦合，以构建用于所述静态随机存取存储器单元的互补的第一数据存储节点和第二数据存储节点；第一访问晶体管包括：耦合到所述第一数据存储节点的第一源极/漏极区、耦合到第一位线的第一漏极/源极区和耦合到第一字线的第一栅极区；第二访问晶体管包括：耦合到所述第二数据存储节点的第二源极/漏极区、耦合到第二位线的第二漏极/源极区以及耦合到所述第一字线的第二栅极区；第一伪晶体管，具有耦合到所述第一访问晶体管的所述第一源极/漏极区的第一伪源极/漏极区；以及第二伪晶体管，具有耦合到所述第二访问晶体管的所述第二源极/漏极区的第二伪源极/漏极区。

【技术特征摘要】
2015.10.19 US 62/243,242;2016.08.29 US 15/249,8851.一种静态随机存取存储器(SRAM)器件，包括多个静态随机存取存储器单元，所述静态随机存取存储器单元包括：第一反相器和第二反相器，所述第一反相器和所述第二反相器相互交叉耦合，以构建用于所述静态随机存取存储器单元的互补的第一数据存储节点和第二数据存储节点；第一访问晶体管包括：耦合到所述第一数据存储节点的第一源极/漏极区、耦合到第一位线的第一漏极/源极区和耦合到第一字线的第一栅极区；第二访问晶体管包括：耦合到所述第二数据存储节点的第二源极/漏极区、耦合到第二位线的第二漏极/源极区以及耦合到所述第一字线的第二栅极区；第一伪晶体管，具有耦合到所述第一访问晶体管的所述第一源极/漏极区的第一伪源极/漏极区；以及第二伪晶体管，具有耦合到所述第二访问晶体管的所述第二源极/漏极区的第二伪源极/漏极区。2.根据权利要求1所述的静态随机存取存储器器件，其中，所述第一伪晶体管和所述第二伪晶体管中的至少一个具有耦合到所述第一数据存储节点的栅极。3.根据权利要求1所述的静态随机存取存储器器件，其中，所述第一伪晶体管和所述第二伪晶体管中的至少一个具有耦合到所述第一字线的栅极。4.根据权利要求1所述的静态随机存取存储器器件，其中，所述第一伪晶体管和所述第二伪晶体管中的至少一个具有耦合到地的栅极。5.根据权利要求1所述的静态随机存取存储器器件，其中，所述第一伪晶体管和所述第二伪晶体管中的至少一个具有浮置的栅极。6.根据权利要求1所述的静态随机存取存储器器件，进一步包括：第三伪晶体管，具有耦合到所述第一访问晶体管的所述第一源极/漏极区的第三伪源极/漏极区；以及第四伪晶体管，具有耦合到所述第二访问晶体管的所述第二源极/漏极区的第四伪源极/漏极区。7.根据权利要求6所述的静态随机存取存储器器件，其中，所述第一伪晶体管和所述第二伪晶体管是p型晶体管并且具...

【专利技术属性】
技术研发人员：廖忠志，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71