半导体器件及其制造方法技术

提供了一种半导体器件，该半导体器件包括：栅电极，垂直地堆叠在基底上；通道孔，垂直地延伸到基底，通道孔穿过栅电极，通道孔具有通道区域；栅极焊盘，以不同的长度从栅电极延伸；接触塞，连接到栅极焊盘，栅极焊盘的至少一部分具有厚度比连接到栅极焊盘的所述至少一部分的栅电极的厚度小的区域。

Semiconductor device and method of manufacturing the same

To provide a semiconductor device, the semiconductor device includes a gate electrode vertically stacked on the substrate; a passage hole, extending perpendicularly to the substrate, the channel hole through the gate electrode, channel hole has a channel region; a gate pad, with a different length extending from the gate electrode; a contact plug, connected to the gate pad disc, at least a portion of the gate pad is connected to the gate pad thickness than the at least one portion of the gate electrode thickness of small area.

【技术实现步骤摘要】
本申请要求于2015年10月8日在USPTO提交的第62/238,881号美国临时申请的优先权，出于全部目的，通过引用将其内容全部包含于此。通过引用，将于2015年11月2日在韩国知识产权局提交的名为“SemiconductorDeviceandMethodofManufacturingtheSame”(半导体器件及其制造方法)的第10-2015-0153303号韩国专利申请全部包含于此。
实施例涉及一种半导体器件及其制造方法。
技术介绍
可能存在对于能够处理大量数据的电子产品的市场需求，同时电子产品的体积可以减小。可能需要提升在这样的电子产品中使用的半导体器件的集成程度。
技术实现思路
可以通过提供一种半导体器件来实现实施例，所述半导体器件包括：栅电极，垂直地堆叠在基底上；通道孔，垂直地延伸到基底，通道孔穿过栅电极，通道孔具有通道区域；栅极焊盘，以不同的长度从栅电极延伸；接触塞，连接到栅极焊盘，栅极焊盘的至少一部分具有厚度比连接到栅极焊盘的所述至少一部分的栅电极的厚度小的区域。栅极焊盘可以包括下栅极焊盘延伸得比连接到接触塞的上栅极焊盘远的接触区域，接触区域中的栅极焊盘的厚度可以比栅电极的厚度小。在全部接触区域中，栅极焊盘可以具有比栅电极的厚度小的厚度。在接触区域中，栅极焊盘可以具有连续地并逐渐地减小的厚度。栅极焊盘中的每个可以具有在接触区域附近栅极焊盘的厚度不连续地并迅速地减小的弯曲部分，在除了弯曲部分外的区域，栅极焊盘中的每个水平地延伸。栅极焊盘与连接到栅极焊盘的栅电极之间的厚度的差在每个栅极焊盘中可以不同。栅极焊盘中厚度的差可以从基底的上表面沿向上的方向增加。栅极焊盘中厚度的差可以在包括两个或更多个栅极焊盘的组单元中从基底的上表面沿向上的方向增加。半导体器件还可以包括栅极焊盘上的刻蚀停止层。接触塞可以穿过刻蚀停止层。刻蚀停止层可以与栅极焊盘接触。可以通过提供一种半导体器件来实现实施例，所述半导体器件包括：栅电极，垂直地堆叠在基底上；栅极焊盘，具有接触区域，栅极焊盘以不同的长度从栅电极延伸；接触塞，在接触区域中连接到栅极焊盘，在接触区域中，栅极焊盘的至少一部分具有减小的厚度。接触区域可以包括栅极焊盘中的下栅极焊盘延伸得比栅极焊盘中的上栅极焊盘远的区域。栅极焊盘中的每个可以具有台阶部分或弯曲部分，使得在接触区域中，栅极焊盘中的每个具有减小的厚度。栅电极与连接到栅电极的栅极焊盘的厚度的差可以在约至约的范围内。栅极焊盘的厚度的减小程度和栅极焊盘与基底之间的距离可以成正比或成反比。可以通过提供一种制造半导体器件的方法来实现实施例，所述制造半导体器件的方法包括：在基底上交替地堆叠牺牲层和层间绝缘层；在彼此堆叠的牺牲层和层间绝缘层上形成掩模层；通过使用掩模层去除牺牲层和层间绝缘层的部分从而以不同的长度延伸来形成焊盘区域；在焊盘区域中形成包括氧化物基材料的焊盘绝缘层；去除牺牲层；通过用导电材料填充从其去除了牺牲层的区域来形成栅电极，在形成焊盘绝缘层的过程中，使牺牲层在焊盘区域的至少部分被氧化以形成氧化物层。可以通过源材料从牺牲层的上表面使牺牲层的部分氧化，用于焊盘绝缘层的形成。在去除牺牲层的过程中，可以保留氧化物层不被去除。在氧化物层下方，栅电极中的每个可以具有减小的厚度。远离基底的上表面，可以增加氧化物层的厚度。可以通过提供一种半导体器件来实现实施例，所述半导体器件包括：栅电极，堆叠在基底上；栅极焊盘，从栅电极中的每个延伸，栅极焊盘中的每个从栅电极中的每个延伸不同的长度；在延伸得比栅极焊盘中的上栅极焊盘长的区域，栅极焊盘中的每个具有减小的厚度。栅极焊盘中的至少一个可以具有凹进形状的弯曲部分，所述凹进形状的弯曲部分为从其延伸的栅极焊盘提供减小的厚度。在全部区域中，从具有凹进形状的弯曲部分的栅电极中的所述至少一个延伸的栅极焊盘可以具有与基底平行并延伸得比上栅极焊盘长的上表面。栅极焊盘中的每个可以包括接触区域。半导体器件还可以包括连接到接触区域中的每个的接触塞。附图说明通过参照附图详细地描述示例性实施例，对于本领域的技术人员，特征将变为清楚的，其中：图1示出了根据示例实施例的半导体器件的示意性框图；图2示出了根据示例实施例的半导体器件的存储单元阵列的等效电路图；图3示出了根据示例实施例的半导体器件的示意性平面图；图4示出了根据示例实施例的半导体器件的示意性剖视图；图5A至图5C示出了根据示例实施例的栅极介电层的剖视图；图6A至图6C示出了根据示例实施例的栅极焊盘的剖视图；图7至图9示出了根据示例实施例的半导体器件的示意性剖视图；图10A至图10K示意性地示出了根据示例实施例的制造半导体器件的方法的主要工艺的图；图11A至图11D示意性地示出了根据示例实施例的制造半导体器件的方法的主要工艺的图；图12示出了根据示例实施例的半导体器件的示意性透视图；图13示出了包括根据示例实施例的半导体器件的存储装置的框图；图14示出了包括根据示例实施例的半导体器件的电子设备的框图；以及图15示出了包括根据示例实施例的半导体器件的系统的示意图。具体实施方式现在将在下文中参照附图更充分地描述示例实施例；然而，示例实施例可以以不同的形式实施而不应被解释为限于此处所阐述的实施例。相反，这些实施例被提供为使得本公开将是彻底的和完整的，并且将把示例性实施方式充分地传达给本领域的技术人员。在图中，为了图示的清晰起见，会夸大层和区域的尺寸。在整个说明书中，将理解的是，当诸如层、区域或晶片(基底)的元件被称为“在”另一元件“上”、“连接到”或“结合到”另一元件时，该元件可以直接“在”另一元件“上”、直接“连接到”或“结合到”另一元件，或者可以在它们之间存在其他中间元件。相反，当元件被称为“直接在”另一元件“上”、“直接连接到”或“直接结合到”另一元件时，在它们之间不会存在元件或层。此外，将理解的是，当层被称为“在”另一层“下”时，该层可以直接在另一层下，也可以存在一个或多个中间层。另外，还将理解的是，当层被称为“在”两层“之间”时，该层可以是在两层之间的唯一层，或者也可以存在一个或多个中间层。同样的标记始终表示同样的元件。如在这里使用的，术语“和/或”包括相关列出项中的一个或多个的任意和全部组合。将清楚的是，虽然可以在这里使用术语第一、第二、第三等来描述各种构件、组件、区域、层和/或部分，但是这些构件、组件、区域、层和/或部分不应被这些术语所限制。这些术语仅用来将一个构件、组件、区域、层或部分与另一区域、层或部分区分开来。因此，在不脱离示例实施例的教导的情况下，下面讨论的第一构件、第一组件、第一区域、第一层或第一部分可以命名为第二构件、第二组件、第二区域、第二层或第二部分。为了易于描述，在这里可以使用诸如“在…上方”、“上”、“在…下方”和“下”等的空间相对术语来描述如在图中所示出的一个元件与另外的元件的关系。将理解的是，空间相对术语意图包括除了在图中描绘的方位外装置在使用或操作中的不同方位。例如，如果翻转图中的装置，那么描述为“在”其他元件“上方”或“上”的元件将随后定位为“在”其他元件或特征“下方”或“下”。因此，基于图的具体方向，术语“在…上方”可以包括“在…上方”和“在…下方”两种方位。可以另外定位(旋转90度或在其他方位)本文档来自技高网...

【技术保护点】
一种半导体器件，所述半导体器件包括：栅电极，垂直地堆叠在基底上；通道孔，垂直地延伸到基底，所述通道孔穿过栅电极，所述通道孔具有通道区域；栅极焊盘，以不同的长度从栅电极延伸；以及接触塞，连接到栅极焊盘，栅极焊盘的至少一部分具有厚度比连接到栅极焊盘的所述至少一部分的栅电极的厚度小的区域。

【技术特征摘要】
2015.11.02 KR 10-2015-0153303;2015.10.08 US 62/2381.一种半导体器件，所述半导体器件包括：栅电极，垂直地堆叠在基底上；通道孔，垂直地延伸到基底，所述通道孔穿过栅电极，所述通道孔具有通道区域；栅极焊盘，以不同的长度从栅电极延伸；以及接触塞，连接到栅极焊盘，栅极焊盘的至少一部分具有厚度比连接到栅极焊盘的所述至少一部分的栅电极的厚度小的区域。2.如权利要求1所述的半导体器件，其中：栅极焊盘包括接触区域，在接触区域中，下栅极焊盘延伸得比连接到接触塞的上栅极焊盘远；以及接触区域中的栅极焊盘的厚度比栅电极的厚度小。3.如权利要求2所述的半导体器件，其中，在全部接触区域中，栅极焊盘具有比栅电极的厚度小的厚度。4.如权利要求2所述的半导体器件，其中，在接触区域中，栅极焊盘具有连续地并逐渐地减小的厚度。5.如权利要求2所述的半导体器件，其中，栅极焊盘中的每个具有在接触区域附近栅极焊盘的厚度不连续地并迅速地减小的弯曲部分，在除了弯曲部分外的区域，栅极焊盘中的每个水平地延伸。6.如权利要求1所述的半导体器件，其中，栅极焊盘与连接到栅极焊盘的栅电极之间的厚度的差在每个栅极焊盘中不同。7.如权利要求6所述的半导体器件，其中，栅极焊盘中厚度的差从基底的上表面沿向上的方向增加。8.如权利要求6所述的半导体器件，其中，栅极焊盘中厚度的差在包括两个或更多个栅极焊盘的组单元中从基底的上表面沿向上的方向增加。9.如权利要求1所述的半导体器件，所述半导体器件还包括栅极焊盘上的刻蚀停止层，其中，接触塞穿过刻蚀停止层。10.如权利要求9所述的半导体器件，其中，刻蚀停止层与栅极焊盘接触。11.一种半导体器件，所述半导体器件包括：栅电极，垂直地堆叠在基底上；栅极焊盘，具有接触区域，所述栅极焊盘以不同的长度从栅电极延伸；以及接触塞，在接触区域中连接到栅极焊盘，在接触区域中，栅极焊盘的至少一部分具有减小的厚度。12.如权利要求11所述的半导体器件，其中，接触区域包括栅极焊盘中的下栅极焊盘延伸得比...

【专利技术属性】
技术研发人员：李东植，李雄燮，白石千，李炳镇，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国;KR