可重构多层全息天线中的异质Ge基pin二极管串制备方法技术

本发明专利技术涉及一种可重构多层全息天线中的异质Ge基pin二极管串制备方法，该制备方法包括：选取某一晶向的GeOI衬底，并在GeOI衬底内设置隔离区；刻蚀GeOI衬底形成P型沟槽和N型沟槽，P型沟槽和N型沟槽的深度小于GeOI衬底的顶层Ge的厚度；填充P型沟槽和N型沟槽，并采用离子注入在GeOI衬底的顶层Ge内形成P型有源区和N型有源区；在GeOI衬底上形成引线，以完成异质Ge基等离子pin二极管的制备。本发明专利技术实施例利用深槽隔离技术及离子注入工艺能够制备并提供适用于形成固态等离子天线的高性能Ge基等离子pin二极管。

Method for preparing heterogeneous Ge based PIN diode string in reconfigurable multilayer holographic antenna

The invention relates to a reconfigurable antenna in heterogeneous multilayer holographic Ge based PIN diode string preparation method, the preparation method comprises: selecting GeOI substrate of a crystal to the isolation zone and set in GeOI substrate; etching the GeOI substrate to form P type and N type groove groove, groove and the top Ge P N type groove depth is less than GeOI of the substrate thickness; filling type P and N type groove groove, and the ion implantation to form the active region and the active region of N type P type GeOI on top of the Ge substrate; forming a lead on the GeOI substrate, to complete the Ge based heterogeneous plasma PIN diode preparation. The embodiment of the invention can use the deep trench isolation technology and the ion implantation process to prepare and provide a high performance Ge based plasma PIN diode which is suitable for forming a solid state plasma antenna.

【技术实现步骤摘要】

本专利技术涉及半导体器件制造
，特别涉及一种可重构多层全息天线中的异质Ge基pin二极管串制备方法。
技术介绍
可动态地适应于不断改变环境传播特性的无线通信系统将会是下一代通信应用的关键，天线在任何无线装置中都是极其重要的部件，因为其传送和接收无线电波。天线的性能代表大多数无线装置的性能，因此天线的性能是系统的关键部分。可重构天线是通过改变其物理结构来改变其辐射、极化和频率特性的天线。其中，频率可重构天线因为其能适用于多个频率，极大地扩展了应用范围，受到众多研究者的重视。为了提高通信质量，减小环境对电磁信号的干扰，要求天线具有高增益、低副瓣和高定向性。为适应实战环境的需要，要求天线隐蔽性好、抗干扰能力强且具有较低轮廓。传统的反射面天线和相控阵天线增益较高，但前者尺寸过大，较难隐蔽；后者损耗较高，成本较大，较难适应实战要求。全息天线能很好地满足上述要求，除稳定性好、抗干扰能力强外，更重要的是解决了在复杂形状物体，如飞机、车辆等的表面集成天线，并得到特定的辐射特性。通常情况下，由于实体的遮挡，实体上的天线在某些区域是难以辐射能量的，全息天线可以解决这一问题，实现该区域任意方向的定向辐射，从而使天线具有这一特殊性质。目前，国内外应用于可重构天线的pin二极管采用的材料均为体硅材料，此材料存在本征区载流子迁移率较低问题，影响pin二极管本征区载流子浓度，进而影响其固态等离子体浓度；并且该结构的P区与N区大多采用注入工艺形成，此方法要求注入剂量和能量较大，对设备要求高，且与现有工艺不兼容；而采用扩散工艺，虽结深较深，但同时P区与N区的面积较大，集成度低，掺杂浓度不均匀，影响pin二极管的电学性能，导致固态等离子体浓度和分布的可控性差。因此，选择寻找合适的材料及制备方法来制作频率可重构的全息天线是个重要的问题。
技术实现思路
因此，为解决现有技术存在的技术缺陷和不足，本专利技术提出一种可重构多层全息天线中的异质Ge基pin二极管串制备方法。具体的，本专利技术实施例提供一种可重构多层全息天线中的异质Ge基pin二极管串制备方法，所述异质Ge基等离子pin二极管串用于制作可重构多层全息天线(1)，所述全息天线(1)包括：半导体基片(11)、天线模块(13)、第一全息圆环(15)及第二全息圆环(17)；所述天线模块(13)、所述第一全息圆环(15)及所述第二全息圆环(17)均采用半导体工艺制作于所述半导体基片(11)上；其中，所述天线模块(13)、所述第一全息圆环(15)及所述第二全息圆环(17)均包括依次串接的pin二极管串；所述制备方法包括步骤：(a)选取某一晶向的GeOI衬底，在所述GeOI衬底表面形成第一保护层；利用光刻工艺在所述第一保护层上形成第一隔离区图形；(b)利用干法刻蚀工艺在所述第一隔离区图形的指定位置处刻蚀所述第一保护层及所述GeOI衬底以形成隔离槽，且所述隔离槽的深度大于等于所述GeOI衬底的顶层Ge的厚度；(c)填充所述隔离槽以形成所述Ge基等离子pin二极管的隔离区；(d)刻蚀所述GeOI衬底形成P型沟槽和N型沟槽，所述P型沟槽和所述N型沟槽的深度小于所述GeOI衬底的顶层Ge的厚度；(e)填充所述P型沟槽和所述N型沟槽，并采用离子注入在所述GeOI衬底的顶层Ge内形成P型有源区和N型有源区；(f)在所述GeOI衬底上形成引线并进行连接，以完成所述Ge基等离子pin二极管串的制备。在上述实施例的基础上，所述第一保护层包括第一二氧化硅层和第一氮化硅层；相应地，在所述GeOI衬底表面形成第一保护层，包括：在所述GeOI衬底表面生成二氧化硅以形成第一二氧化硅层；在所述第一二氧化硅层表面生成氮化硅以形成第一氮化硅层。在上述实施例的基础上，步骤(d)包括：(d1)在所述GeOI衬底表面形成第二保护层；(d2)利用光刻工艺在所述第二保护层上形成第二隔离区图形；(d3)利用干法刻蚀工艺在所述第二隔离区图形的指定位置处刻蚀所述第二保护层及所述GeOI衬底以形成所述P型沟槽和所述N型沟槽。在上述实施例的基础上，所述第二保护层包括第二二氧化硅层和第二氮化硅层；相应地，步骤(d1)包括：(d11)在所述GeOI衬底表面生成二氧化硅以形成第二二氧化硅层；(d12)在所述第二二氧化硅层表面生成氮化硅以形成第二氮化硅层。在上述实施例的基础上，步骤(e)包括：(e1)氧化所述P型沟槽和所述N型沟槽以使所述P型沟槽和所述N型沟槽的内壁形成氧化层；(e2)利用湿法刻蚀工艺刻蚀所述P型沟槽和所述N型沟槽内壁的氧化层以完成所述P型沟槽和所述N型沟槽内壁的平整化；(e3)填充所述P型沟槽和所述N型沟槽。在上述实施例的基础上，步骤(e3)包括：(e31)利用多晶SiGe填充所述P型沟槽和所述N型沟槽；(e32)平整化处理所述GeOI衬底后，在所述GeOI衬底上形成多晶SiGe层；(e33)光刻所述多晶SiGe层，并采用带胶离子注入的方法对所述P型沟槽和所述N型沟槽所在位置分别注入P型杂质和N型杂质以形成P型有源区和N型有源区且同时形成P型接触区和N型接触区；(e34)去除光刻胶；利用湿法刻蚀去除所述P型接触区和所述N型接触区以外的所述多晶SiGe层。在上述实施例的基础上，步骤(d)包括：(d1)在所述GeOI衬底上生成二氧化硅；(d2)利用退火工艺激活有源区中的杂质；(d3)在所述P型接触区和所述N型接触区光刻引线孔以形成引线；钝化处理、光刻PAD并进行连接，以形成所述Ge基等离子pin二极管串。在上述实施例的基础上，所述半导体基片(11)为SOI基片。在上述实施例的基础上，所述全息天线(1)还包括至少一个第三全息圆环(19)，设置于所述第二全息圆环(17)的外侧且采用半导体工艺制作于所述半导体基片(11)上。本专利技术提供的异质Ge基等离子pin二极管的制备方法具备如下优点：(1)pin二极管所使用的锗材料，由于其高迁移率和大载流子寿命的特性，能有效提高了pin二极管的固态等离子体浓度；(2)pin二极管采用异质结结构，由于I区为锗，其载流子迁移率高且禁带宽度比较窄，在P、N区填充多晶SiGe从而形成异质结结构，SiGe材料的禁带宽度大于锗，故可产生高的注入比，提高器件性能；(3)pin二极管所使用的锗材料由于其氧化物GeO热稳定性差的特性，P区和N区深槽侧壁平整化的处理可在高温环境自动完成，简化了材料的制备方法。(4)pin二极管采用了一种基于刻蚀的深槽介质隔离工艺，有效地提高了器件的击穿电压，抑制了漏电流对器件性能的影响。通过以下参考附图的详细说明，本专利技术的其它方面和特征变得明显。但是应当知道，该附图仅仅为解释的目的设计，而不是作为本专利技术的范围的限定，这是因为其应当参考附加的权利要求。还应当知道，除非另外指出，不必要依比例绘制附图，它们仅仅力图概念地说明此处描述的结构和流程。附图说明下面将结合附图，对本专利技术的具体实施方式进行详细的说明。图1为本专利技术实施例提供的一种可重构多层全息天线的结构示意图；图2为本专利技术实施例提供的用于可重构多层全息天线的异质Ge基pin二极管的制备方法示意图；图3为本专利技术实施例的一种天线模块的结构示意图；图4为本专利技术实施例提供的一种第一环形单元的结构示意图；图5为本专利技术实施例提供的一种第二环形单元的结构示本文档来自技高网...

【技术保护点】
一种可重构多层全息天线中的异质Ge基pin二极管串制备方法，其特征在于，所述异质Ge基等离子pin二极管串用于制作可重构多层全息天线(1)，所述全息天线(1)包括：半导体基片(11)、天线模块(13)、第一全息圆环(15)及第二全息圆环(17)；所述天线模块(13)、所述第一全息圆环(15)及所述第二全息圆环(17)均采用半导体工艺制作于所述半导体基片(11)上；其中，所述天线模块(13)、所述第一全息圆环(15)及所述第二全息圆环(17)均包括依次串接的pin二极管串；所述制备方法包括步骤：(a)选取某一晶向的GeOI衬底，在所述GeOI衬底表面形成第一保护层；利用光刻工艺在所述第一保护层上形成第一隔离区图形；(b)利用干法刻蚀工艺在所述第一隔离区图形的指定位置处刻蚀所述第一保护层及所述GeOI衬底以形成隔离槽，且所述隔离槽的深度大于等于所述GeOI衬底的顶层Ge的厚度；(c)填充所述隔离槽以形成所述Ge基等离子pin二极管的隔离区；(d)刻蚀所述GeOI衬底形成P型沟槽和N型沟槽，所述P型沟槽和所述N型沟槽的深度小于所述GeOI衬底的顶层Ge的厚度；(e)填充所述P型沟槽和所述N型沟槽，并采用离子注入在所述GeOI衬底的顶层Ge内形成P型有源区和N型有源区；(f)在所述GeOI衬底上形成引线并进行连接，以完成所述Ge基等离子pin二极管串的制备。...

【技术特征摘要】
1.一种可重构多层全息天线中的异质Ge基pin二极管串制备方法，其特征在于，所述异质Ge基等离子pin二极管串用于制作可重构多层全息天线(1)，所述全息天线(1)包括：半导体基片(11)、天线模块(13)、第一全息圆环(15)及第二全息圆环(17)；所述天线模块(13)、所述第一全息圆环(15)及所述第二全息圆环(17)均采用半导体工艺制作于所述半导体基片(11)上；其中，所述天线模块(13)、所述第一全息圆环(15)及所述第二全息圆环(17)均包括依次串接的pin二极管串；所述制备方法包括步骤：(a)选取某一晶向的GeOI衬底，在所述GeOI衬底表面形成第一保护层；利用光刻工艺在所述第一保护层上形成第一隔离区图形；(b)利用干法刻蚀工艺在所述第一隔离区图形的指定位置处刻蚀所述第一保护层及所述GeOI衬底以形成隔离槽，且所述隔离槽的深度大于等于所述GeOI衬底的顶层Ge的厚度；(c)填充所述隔离槽以形成所述Ge基等离子pin二极管的隔离区；(d)刻蚀所述GeOI衬底形成P型沟槽和N型沟槽，所述P型沟槽和所述N型沟槽的深度小于所述GeOI衬底的顶层Ge的厚度；(e)填充所述P型沟槽和所述N型沟槽，并采用离子注入在所述GeOI衬底的顶层Ge内形成P型有源区和N型有源区；(f)在所述GeOI衬底上形成引线并进行连接，以完成所述Ge基等离子pin二极管串的制备。2.如权利要求1所述的制备方法，其特征在于，所述第一保护层包括第一二氧化硅层和第一氮化硅层；相应地，在所述GeOI衬底表面形成第一保护层，包括：在所述GeOI衬底表面生成二氧化硅以形成第一二氧化硅层；在所述第一二氧化硅层表面生成氮化硅以形成第一氮化硅层。3.如权利要求1所述的制备方法，其特征在于，步骤(d)包括：(d1)在所述GeOI衬底表面形成第二保护层；(d2)利用光刻工艺在所述第二保护层上形成第二隔离区图形；(d3)利用干法刻蚀工艺在所述第二隔离区图形的...

【专利技术属性】
技术研发人员：李妤晨，
申请(专利权)人：西安科技大学，
类型：发明
国别省市：陕西;61