半导体器件及其制造方法技术

一种半导体器件包括多个半导体管芯以及围绕堆叠的半导体管芯的电介质，多个半导体管芯垂直地堆叠以具有垂直高度。半导体器件还具有位于堆叠的半导体管芯外部以及延伸穿过电介质的导电柱。在半导体器件中，导电柱的高度大于垂直高度。本发明专利技术实施例涉及半导体器件和制造半导体器件的方法。

Semiconductor device and method of manufacturing the same

A semiconductor device includes a plurality of semiconductor cores and a dielectric surrounding the stacked semiconductor core. The semiconductor device also has a semiconductor tube core located outside the stack and a conductive column extending through the dielectric. In semiconductor devices, the height of the conductive column is greater than the vertical height. The embodiment of the invention relates to a semiconductor device and a method for manufacturing a semiconductor device.

【技术实现步骤摘要】

本申请涉及半导体器件和制造半导体器件的方法。
技术介绍
包括半导体器件的电子设备对我们的日常生活是必不可少的。随着电子技术的进步，电子器件变得越来越复杂以及需要更多数量的集成电路系统以用于执行期望的多功能。因此，电子器件的制造包括一个或多个组装和加工的步骤以及用于生产电子设备中的半导体器件的材料。因此，持续地需要简化生产步骤、提高生产效率以及降低在电子设备上的相关的制造成本。在制造半导体前的操作中，半导体器件安装有包括具有不同热性能的各个材料的许多集成组件。如此，在半导体器件的固化之后，集成组件在不期望的配置中。不期望的配置可以导致半导体器件的良率损失、组件之间差的粘结性、裂缝的发展、组件的分层等。此外，半导体器件的组件包括各个金属层，各个金属层的数量有限制以及因此成本较高。组件的不期望的配置和半导体器件的良率损失可能进一步加剧材料损耗以及因此增加制造成本。随着包括具有不同材料的更多的不同组件以及半导体器件的制造操作的复杂度增加，改进半导体器件以及改进制造操作更具挑战。如此，持续地需要改进用于制造半导体的方法以及解决上述缺点。
技术实现思路
根据本专利技术的一个实施例，提供了一种半导体器件，包括：多个半导体管芯，垂直地堆叠以具有垂直高度；电介质，围绕堆叠的所述半导体管芯；以及导电柱，位于堆叠的所述半导体管芯外部以及延伸穿过所述电介质；其中，所述导电柱的高度大于所述垂直高度。根据本专利技术的另一实施例，还提供了一种制造半导体器件100的方法，包括：提供衬底；在所述衬底上方设置导电柱，其中，所述导电柱的高度大于250μm；在所述衬底上方并且邻近所述导电柱垂直地堆叠多个半导体管芯；设置电介质以围绕所述导电柱和所述多个半导体管芯；以及通过所述导电柱电连接所述多个半导体管芯。根据本专利技术的另一实施例，还提供了一种制造半导体器件的方法，包括：垂直地堆叠多个半导体管芯；提供衬底；在所述衬底上方设置导电柱，其中，所述导电柱的高度大于250μm；邻近所述导电柱放置所述多个半导体管芯；以及设置电介质以围绕所述导电柱和所述多个半导体管芯；以及通过所述导电柱电连接所述多个半导体管芯。附图说明当结合附图进行阅读时，从以下详细描述可最佳地理解本专利技术的各个方面。应该注意，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增大或减小。图1是根据一些实施例的半导体器件的示意图。图2是根据一些实施例的半导体器件的示意图。图3是根据一些实施例的半导体器件的示意图。图4是根据一些实施例的半导体器件的示意图。图5A至图5D是根据一些实施例的制造堆叠的组件的方法的流程图。图6A至图6F是根据一些实施例的制造半导体器件的方法的流程图。图7A至图7G是根据一些实施例的制造半导体器件的方法的流程图。具体实施方式以下公开内容提供了许多用于实现所提供主题的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本专利技术。当然，这些仅仅是实例，而不旨在限制本专利技术。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件以直接接触的方式形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本专利技术可在各个实例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。而且，为了便于描述，在此可以使用诸如“在…下方”、“在…下面”、“下”、“在…之上”、“上”等空间相对术语以描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其他方式定向(旋转90度或在其他方位上)，并且在此使用的空间相对描述符可以同样地作出相应的解释。在本专利技术中，提供3D半导体器件以集聚多个半导体组件。半导体组件顺序地垂直堆叠以减小半导体器件所需的面积。半导体器件中的半导体组件通过至少一个导电柱彼此电连接，其中，导电柱沿着堆叠的组件的厚度向上延伸。导电柱可以延伸至基本上高于半导体组件的堆叠的高度。堆叠的高度可以包括每个组件的各自的厚度以及设置在半导体组件之间或设置在半导体组件下或上方的其他粘合或绝缘材料的厚度。通过高导电柱，提供更多的有效的方法以制造3D半导体器件。在图1中，示出了具有多个半导体组件的半导体器件100。半导体器件100包括第一组件102和第二组件104。在一些实施例中，第一组件102可以是芯片上系统(SoC)，以及SoC是将计算机或其他系统的所有组件集成至单个芯片内的集成电路(IC)。在一些实施例中，第二组件104可以是像闪速存储器或动态随机存取存储器(DRAM)的存储器件，以及DRAM是存储在集成电路内的单独的电容器中的每位数据的随机存取存储的类型。第一组件102和第二组件104可以沿着每个组件的厚度垂直地堆叠。在一些实施例中，垂直的方向限定为沿着第一组件102的有源表面102a的法线方向的方向。在一些实施例中，堆叠的组件可以具有如图1所示的垂直的高度H1。有源表面102a限定为包括配置为与第一组件102外部的其他组件或导电迹线连接的诸如接合焊盘、RDL、UBM等的主要接触件的表面。在本专利技术中，第一组件102和第二组件104可以背部面向背部(背靠背地堆叠)地堆叠，以及第一组件102具有面对与第二组件104的有源表面104a面向的方向相对的方向的有源表面102a。类似于有源表面102a，有源表面104a限定为包括配置为与第二组件104外部的其他组件或导电迹线连接的诸如接合焊盘、RDL、UBM等的主要接触件的表面。在一些实施例中，粘合剂可以设置在第一组件102和第二组件104之间以阻止相对移动。在本专利技术中，第一组件102的侧壁102b和第二组件104的侧壁104b被中层模制材料103围绕。在一些实施例中，中层模制材料103的第一表面103a与第一组件102的顶面102a基本上共面。在一些实施例中，电介质106位于第一组件102的有源表面102a和中层模制材料103的第一表面103a上方。在一些实施例中，另一电介质108位于第二组件104的有源表面104a和中层模制材料103的第二表面103c上方。中层模制材料103夹在电介质106和电介质108之间。在一些实施例中，电介质106和电介质108包括诸如环氧树脂、聚酰亚胺、聚苯并恶唑(PBO)、阻焊剂(SR)、ABF膜等的材料。如图1中所示，半导体器件100还包括位于堆叠的组件外部以及延伸穿过中层模制材料103的导电柱132。在一些实施例中，导电柱132设置在最接近第一组件102和第二组件104的堆叠的组件的区域周围。在一些实施例中，导电柱132邻近包括第一组件102和第二组件104的堆叠的组件。在一些实施例中，导电柱132具有高度H2，以及高度H2大于第一组件102和第二组件104的堆叠的组件的高度H1。在一些实施例中，高度H2可以大于250μm。在一些实施例中，高度H2可以大于300μm。在一些实施例中，导电柱132从一个端形成以及沿着平行于堆叠的组件的厚度的方向连续地向上延伸。仅一个晶种层包括在整个导电柱132中。例如，如图1所示，在每本文档来自技高网...

【技术保护点】
一种半导体器件，包括：多个半导体管芯，垂直地堆叠以具有垂直高度；电介质，围绕堆叠的所述半导体管芯；以及导电柱，位于堆叠的所述半导体管芯外部以及延伸穿过所述电介质；其中，所述导电柱的高度大于所述垂直高度。

【技术特征摘要】
2015.10.19 US 14/886,5601.一种半导体器件，包括：多个半导体管芯，垂直地堆叠以具有垂直高度；电介质，围绕堆叠的所述半导体管芯；以及导电柱，位于堆叠的所述半导体管芯外部以及延伸穿过所述电介质；其中，所述导电柱的高度大于所述垂直高度。2.根据权利要求1所述的半导体器件，其中，所述导电柱的所述高度大于250μm。3.根据权利要求1所述的半导体器件，其中，所述导电柱的宽度小于285μm。4.根据权利要求1所述的半导体器件，其中，所述多个半导体管芯包括第一组件和第二组件，以及所述第一组件垂直地堆叠在所述第二组件上。5.根据权利要求4所述的半导体器件，其中，所述第一组件的宽度和所述第二组件的宽度相同。6.根据权利要求4所述的半导体器件，其中，所述第一组件的宽度小于所述第二组件的宽度。7.根...

【专利技术属性】
技术研发人员：陈宪伟，陈煜仁，叶德强，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71