一种大电流功率半导体器件的封装结构制造技术

本实用新型专利技术涉及一种大电流功率半导体器件的封装结构，包括散热片、半导体芯片、塑封体和装片基岛，装片基岛与散热片连接，半导体芯片背面的第三电极焊接到装片基岛的第一表面上，其特征在于，半导体芯片正面的第一电极与第一导电金属片一端焊接，第二电极与第二导电金属片一端焊接，塑封体内封装有装片基岛的第一表面、半导体芯片、第一和第二导电金属片的焊接端，散热片、装片基岛的第二表面、第一和第二导电金属片的另一端作为引脚均裸露在塑封体外；本实用新型专利技术采用导电金属片作为引脚直接与半导体芯片的电极焊接，既降低器件封装电阻，增加器件过电流能力，又增强器件的散热能力，降低封装热阻，提高器件封装的可靠性。

Packaging structure of high current power semiconductor device

The package structure of the utility model relates to a high current power semiconductor devices, including heat sink, semiconductor chip, chip package body and base with island island, connected with the heat sink, third electrodes of the semiconductor chip on the back of the first surface is welded to the loading base on the island, which is characterized in that the first electrode and the first conductive welding the metal piece is a semiconductor chip positive, second welding electrode and the second conductive metal piece is encapsulated with plastic body, welding end loading island the first surface of the semiconductor chip, and the first and second conductive sheet metal, heat sink, loading Island second surface, the first and second conductive sheet metal as the other end pin are exposed on the plastic body; the utility model adopts a conductive metal sheet as pin electrode directly with the semiconductor chip welding, reducing device package resistance The device can increase the current over capacity of the device, enhance the heat dissipation capability of the device, reduce the thermal resistance of the package and improve the reliability of the device package.

【技术实现步骤摘要】

本技术涉及半导体器件封装结构，尤其是一种大电流功率半导体器件封装结构，属于半导体器件的制造

技术介绍
大电流高功率半导体器件在不断发展，硅基沟槽型半导体芯片已进入到1mR时代，传统半导体器件的封装结构的封装电阻占的总体电阻的比例较大，有时已超过了芯片自身的内阻，另外，半导体器件的封装热阻较大，封装热阻决定器件最大功率损耗，若能有效的减少封装热阻和寄生电阻，则MOSFET和IGBT器件电流能力和功率就可以获得提升。因此，除了改良开发新的MOSFET和IGBT芯片结构设计和工艺技术外，半导体器件的封装技术、工艺和方法扮演着越来越重要的角色。传统的半导体器件MOSFET和IGBT产品的封装一般利用金线、银合金线、铜线、钯铜线、铝线作为引线将半导体芯片2与引脚焊接，从而实现电气连接，如图1所示，但采用金属线6焊接方式有许多缺陷（以铝线为例）：1、为了满足高电压或大电流输出，IGBT的发射极和MOSFET的源极经常采用多条粗铝线作为连接导线焊接；其栅极承受的电流较小，常采用较细的金线、铜线、合金线或铝线作为连接导线；这样对于同一种封装形式，就需要采用不同的金属引线，需要根据金属引线种类选用不同电镀层的引线框架或焊接工具，而且铝线机设备本身价格昂贵，如此会造成原材料的浪费和生产成本高；2、针对一些MOSFET和IGBT，其芯片表面通过栅极条栅将芯片分成了若干个部分，考虑到功率器件打线的均匀性，加之引线框的设计限制了引线焊接的位置和角度，会造成没有办法焊接铝线跳线；3、由于铝线难以成球，一般为冷楔形焊接，楔形焊接是通过换能器在超高频的磁场感应下，迅速伸缩产生弹性振动，使钢嘴（Wedgetool）相应振动，同时在钢嘴上施加一定的压力，于是钢嘴在这两种力的共同作用下，带动铝线在被焊区的铝金属化层表面迅速摩擦，使得铝线和金属电极表面产生塑性变形，达到焊接效果，同一芯片多次楔焊后会增加芯片内部出现暗裂和弹坑的机会，另外，钢嘴（Wedgetool）厚度较大，而管脚焊接区的面积有限，实际生产中在同一区域多次焊接困难，且易造成虚焊，影响封装的良率及产品可靠性；基于以上铝线焊接方式存在问题，国内外大厂通过改进焊接工艺或使用金属带7代替金属线6等方法不断的进行着优化和改进，以解决金属线6焊接带来的问题，同时降低器件封装寄生电阻和热阻。如中国专利CN202871801U所述的“高性能大电流VDMOS功率器件芯片双点焊接封装结构”中提到的铝焊接线进行跳线技术，通过该方法，封装的寄生电阻值可以降低了10%以上，但带来的问题是设备效率的降低，和该种方法无法适用于所有的MOSFET和IGBT器件的封装。如中国专利CN101183669A所述的“垂直传导电路小片的封装设计”，在该封装专利中利用铝带代替了多根铝线的焊接，相对于铝线焊接，机台的效率得到了明显提升，但该种方法对铝带的折转角度要求非常高，不是所有的现有封装结构都适合铝带焊接。如图2为传统封装SOP-8采用金属带7焊接的内部结构图，此处的金属带7为铝带，其第一和第二焊接点位于半导体芯片2上方，第三个焊接点位于引线框架的引脚上；当第一焊接点在芯片上的位置确定后，第二和第三焊接点必须沿着第一焊接点的方向打线，只能允许比铝线小很小的折弯角度，且过大的焊接角度容易造成铝带撕裂，工艺极限性较大。如美国专利US6040626，公开了一种半导体封装，其在MOSFET芯片表面使用混合连接方式，源极采用低电阻的金属带连接和栅极采用焊接线连接。然而，由于芯片的介电层在焊接线处理过程中容易损坏，可能导致在芯片内出现短路现象，同时该方式要在栅极打线前引用清洗工艺，造成栅极打线的稳定性很难控制，而且采用该方法对芯片表面的金属层既要适合打线又要能和焊锡浸润，对芯片表面的金属层的要求极高。如日本专利JP2000-287385，公开了一种半导体器件的封装，其在MOSFET表面分别焊接两个大小不一的主副金属带，用这两个金属带分别桥接MOSFET的栅极和引线框架，漏极和引线框架。虽然产品的特性和可靠性有明显提升，但需要对金属带连接到框架的部分进行特殊设计，而且容易导致一些比较薄的框架的变形，致使后续包封过程中出现溢料，最主要的是这种方式仍会造成一些因引线框架焊接而导致的电阻和导热性能的损失。如上所述，大电流高功率半导体器件封装存在诸多问题，传统封装结构为采用金属线或金属带将半导体器件和引脚进行焊接，这种结构封装寄生电阻和封装热阻较大，影响封装器件的电学特性和热性能，且可靠性较低等。
技术实现思路
本技术针对大电流高功率半导体器件封装存在的诸多问题，提供一种大电流功率半导体器件的封装结构，该结构采用导电金属片作为引脚直接与半导体芯片的电极焊接，既能降低器件封装电阻和寄生电感，增加器件过电流能力，又能增强器件的散热能力，降低封装热阻，提高了器件封装的可靠性。为实现以上技术目的，本技术的技术方案是：一种大电流功率半导体器件的封装结构，包括散热片、半导体芯片、塑封体和装片基岛，所述半导体芯片包括正面的第一电极、第二电极和正面相对的背面的第三电极，所述装片基岛包括第一表面和与第一表面相对的第二表面，所述装片基岛为导电导热的金属材料，且与散热片连接，所述半导体芯片背面的第三电极焊接到装片基岛的第一表面上，其特征在于，所述半导体芯片正面的第一电极与第一导电金属片的一端焊接，第二电极与第二导电金属片的一端焊接，所述塑封体内封装有装片基岛的第一表面、半导体芯片、第一导电金属片和第二导电金属片的焊接端，散热片和装片基岛的第二表面裸露在塑封体外，第一导电金属片和第二导电金属片的另一端作为引脚伸出塑封体外。进一步地，所述第一导电金属片和第二导电金属片为铜片、铜合金片、铁镍片、铝片或铝合金片，其表面或设有铜、银、铁镍或镍磷的电镀层。进一步地，所述第一导电金属片和第二导电金属片的厚度为0.1mm~5mm。进一步地，所述的半导体芯片为硅基的MOSFET芯片、IGBT芯片或SIC芯片。进一步地，所述封装结构适用的封装形式为TO-220、TO-251、TO-262、TO-3P、TO-247、TO-264、TO-252、TO-263、SOP-8或DFN。进一步地，所述装片基岛为一个或多个，且多个装片基岛之间电气绝缘，每个装片基岛上均焊接有半导体芯片，每个半导体芯片正面的电极均焊接有导电金属片。与传统半导体器件封装结构相比，本技术具有以下优点：1.本技术采用导电金属片作为封装器件的引脚直接与半导体芯片的电极焊接，代替传统的采用金属线或金属带将半导体芯片电极和引脚焊接，该封装结构的封装电阻明显减小，同时导电金属片还充当热导体耗散热量，降低封装热阻；2.本技术的工艺方法简单，加工效率明显提高，同时提高了产品的可靠性；3.本技术的结构易于封装，可实现封装内部互联一次性加工成型。附图说明图1为传统封装TO-220用金属线焊接的内部结构图。图2为传统封装SOP-8用金属带焊接的内部结构图。图3为本技术实施例1封装100的正视图。图4为本技术实施例1封装100的后视图。图5为本技术实施例1封装100的透视图。图6为本技术实施例1封装100的分解视图。图7为本技术实施例2封装200的正视图。图8为本实用新本文档来自技高网...

【技术保护点】
一种大电流功率半导体器件的封装结构，包括散热片（1）、半导体芯片（2）、塑封体（3）和装片基岛（13），所述半导体芯片（2）包括正面的第一电极（21）、第二电极（22）和正面相对的背面的第三电极（23），所述装片基岛（13）包括第一表面（131）和与第一表面（131）相对的第二表面（132），所述装片基岛（13）为导电导热的金属材料，且与散热片（1）连接，所述半导体芯片（2）背面的第三电极（23）焊接到装片基岛（13）的第一表面（131）上，其特征在于，所述半导体芯片（2）正面的第一电极（21）与第一导电金属片（11）的一端焊接，第二电极（22）与第二导电金属片（12）的一端焊接，所述塑封体（3）内封装有装片基岛（13）的第一表面（131）、半导体芯片（2）、第一导电金属片（11）和第二导电金属片（12）的焊接端，散热片（1）和装片基岛（13）的第二表面（132）裸露在塑封体（3）外，第一导电金属片（11）和第二导电金属片（12）的另一端作为引脚伸出塑封体（3）外。

【技术特征摘要】
1.一种大电流功率半导体器件的封装结构，包括散热片（1）、半导体芯片（2）、塑封体（3）和装片基岛（13），所述半导体芯片（2）包括正面的第一电极（21）、第二电极（22）和正面相对的背面的第三电极（23），所述装片基岛（13）包括第一表面（131）和与第一表面（131）相对的第二表面（132），所述装片基岛（13）为导电导热的金属材料，且与散热片（1）连接，所述半导体芯片（2）背面的第三电极（23）焊接到装片基岛（13）的第一表面（131）上，其特征在于，所述半导体芯片（2）正面的第一电极（21）与第一导电金属片（11）的一端焊接，第二电极（22）与第二导电金属片（12）的一端焊接，所述塑封体（3）内封装有装片基岛（13）的第一表面（131）、半导体芯片（2）、第一导电金属片（11）和第二导电金属片（12）的焊接端，散热片（1）和装片基岛（13）的第二表面（132）裸露在塑封体（3）外，第一导电金属片（11）和第二导电金属片（12）的另一端作为引脚伸出塑封体（3）外。2.根据权利要求1所述的一种大电流功率...

【专利技术属性】
技术研发人员：朱袁正，朱久桃，余传武，陈慧玲，
申请(专利权)人：无锡新洁能股份有限公司，
类型：新型
国别省市：江苏;32