半导体测试结构制造技术

本实用新型专利技术公开了一种半导体测试结构，包括下层金属层、上层金属层和通孔，所述下层金属层包括若干下层金属条，所述上层金属层包括两排沿第一方向排列的若干第一上层金属条和沿第二方向排列的若干第二上层金属条，所述第一上层金属条与所述第二上层金属条两两相连呈T字型结构，所述通孔分别连接所述下层金属条与所述第一上层金属条、以及连接所述下层金属条与所述第二上层金属条。因此，本实用新型专利技术的所述半导体测试结构中同时包含多种结构，能够一次性完整的测试出金属层间介质层的性能，所述半导体测试结构使得测试过程简单且高效，从而缩短了半导体集成电路的生产周期，降低了生产成本。

Semiconductor test structure

The utility model discloses a semiconductor test structure includes a lower metal layer and the upper metal layer and through holes, wherein the lower metal layer comprises a plurality of layers of metal strips, the upper metal layer includes two rows along the first direction of the first layer of metal strip and along the second party to some second of the upper metal strip arrangement first, the upper metal strip and the second upper metal strip 22 connected T form structure, the through holes are respectively connected to the lower metal strip and the first upper metal strip, and is connected with the lower metal strip and the upper metal strip second. Therefore, the utility of the semiconductor testing new structure also includes a variety of structure, can one-time complete test performance of metal interlayer dielectric layer, wherein the semiconductor testing structure makes the testing process is simple and efficient, so as to shorten the production cycle of semiconductor integrated circuit, reduces the cost of production.

【技术实现步骤摘要】

本技术涉及半导体集成电路
，特别涉及一种针对IMD(InterMetalDielectric，金属层间介质层)进行性能测试的半导体测试结构。
技术介绍
Low-k(低介电常数)材料(k<3.0)由于其固有的低介电系数，可产生较低的电容值(C)，因而已经被广泛的应用于半导体制造领域，如在BEOL(BackEndofLine，后段工艺)中采用Low-k材料制成的IMD(InterMetalDielectric，金属层间介质层，包括互联线之间的介质层、互联线与通孔之间的介质层、通孔与通孔之间的介质层等)。随着半导体工艺技术的发展，半导体器件越来越集成化，半导体器件的尺寸正在逐步成比例缩小，其关键尺寸(CD，CriticalDimension)也变得越来越小。对于CD越来越小的半导体器件，其IMD的厚度也会越来越薄，相应的，IMD中的半导体结构间的距离也越来越小，这就对BEOL的工艺的可靠性提出了更高的要求，对BEOL制造的电路结构的性能进行测试也变得至关重要。目前，专门针对IMD性能的测试，主要在于金属条对金属条结构、通孔对通孔结构、以及上层金属层对下层金属层结构所对应的IMD性能进行测试，这些测试结构类型单一简单，需要多种测试结构才能完整的测试出IMD内在的击穿性质。因此，需要设计一种简易的针对IMD进行完整性能测试的半导体测试结构。
技术实现思路
本技术提供一种半导体测试结构，能够一次性完整的测试出IMD的结构性能，以简化现有技术中针对IMD进行性能测试的过程，提高测试效率。为解决上述技术问题，本技术提供的半导体测试结构，包括：下层金属层，所述下层金属层包括若干相互平行的下层金属条，所述下层金属层与一第一测试端和第二测试端分别电连接；上层金属层，所述上层金属层包括一两排沿第一方向排列的若干第一上层金属条和一沿第二方向排列的若干第二上层金属条，所述第一方向与第二方向相互垂直，所述第二上层金属条与所述下层金属条相互平行，所述第一上层金属条与所述第二上层金属条两两相连呈T字型结构，所述上层金属层与一第三测试端和第四测试端分别电连接；若干通孔，所述通孔分别连接所述下层金属条与所述第一上层金属条、以及连接所述下层金属条与所述第二上层金属条。进一步的，所述半导体测试结构中，所述第三测试端连接第一排的所述第一上层金属条，所述第四测试端连接第二排的所述第一上层金属条。优选的，在所述半导体测试结构中，所述第二上层金属条位于两排所述第一上层金属条之间，所述第一上层金属条与所述第二上层金属条两两相连呈两排相对的T字型结构。可选的，在所述半导体测试结构中，所述第一测试端连接的下层金属条与所述第二测试端连接的下层金属条之间相互穿插。。进一步的，在所述半导体测试结构中，第一排所述T字型结构与相对的第二排所述T字型结构之间相互穿插。可选的，在所述半导体测试结构中，每一条所述下层金属条通过至少一个所述通孔与所述上层金属层相连接。进一步的，在所述半导体测试结构中，每一条所述下层金属条通过两个所述通孔与所述上层金属层相连接。优选的，在所述半导体测试结构中，在连续排列的三条所述下层金属条中，其中，第一条所述下层金属条通过两个所述通孔与第二排的所述第一上层金属条和第二上层金属条分别相连接；第二条所述下层金属条通过两个所述通孔与第一排的所述第一上层金属条和第二上层金属条分别相连接；第三条所述下层金属条通过两个所述通孔与第一排的所述第一上层金属条和第二排的所述第一上层金属条分别相连接。可选的，在所述半导体测试结构中，所述下层金属条和所述第二上层金属条相连接的通孔呈一条直线分布。可选的，在所述半导体测试结构中，所述第一上层金属条的两端与所述下层金属条分别通过两个所述通孔相连接。进一步的，在所述半导体测试结构中，所述半导体测试结构还包括介质层，所述半导体测试结构中的所述上层金属层、下层金属层和通孔均位于所述介质层中。与现有技术相比，本技术具有以下有益效果：本技术提供的半导体测试结构中包括下层金属层、上层金属层和通孔，所述下层金属层包括若干的下层金属条，所述上层金属层包括两排沿第一方向排列的若干第一上层金属条和沿第二方向排列的若干第二上层金属条，所述第一上层金属条与所述第二上层金属条两两相连呈T字型结构，所述通孔分别连接所述下层金属条与所述第一上层金属条、以及连接所述下层金属条与所述第二上层金属条。于是，本技术的所述半导体测试结构中同时包含金属条对金属条结构、上层金属层对下层金属层结构、通孔末端对金属条结构以及通孔对通孔结构等多种结构，因此在所述半导体测试结构中同时兼具了这些结构所反映的性能，在进行IMD性能测试时，采用所述半导体测试结构仅需进行一次测试，便可以获得包括多种结构在内的IMD的性能。与现有技术相比，不需要再设计大量的测试结构并进行多次测试，极大的简化了IMD测试过程，所述半导体测试结构使得测试过程简单且高效，从而缩短了半导体集成电路的生产周期，降低了生产成本。附图说明图1a和图1b为专利技术人所熟知的两种半导体测试结构的俯视图；图2为本技术实施例中所述半导体测试结构的立体结构图；图3为本技术实施例中所述半导体测试结构的俯视图。具体实施方式专利技术人所述熟知的专门针对IMD性能的测试结构如图1a和图1b所示，其中图1a为针对于金属条对金属条结构的半导体测试结构的俯视图，该测试结构中所有的金属条均处于同一金属层中，在金属条之间填充有Low-k材料的介质层(图1a中未示出)，第一测试端31上连接若干相互平行的金属条1，第二测试端32上同样连接若干相互平行的金属条1，与第一测试端31连接的金属条1和与第二测试端32连接的金属条1之间相互穿插，与第一测试端31连接的金属条1不与第二测试端32连接，与第二测试端32连接的金属条1不与第一测试端31连接。这样，通过在第一测试端31和第二测试端32上施加电压后，便可以测试出金属条对金属条结构相关的IMD的击穿性质。图1b为针对于通孔对通孔结构的半导体测试结构的俯视图，该测试结构由下层金属层中若干平行的下层金属条11、上层金属层中若干平行的上层金属条12和若干通孔2组成，所述下层金属条11和上层金属条12相互平行，并且两者之间有一定间隔，所述下层金属条11和上层金属条12通过多个通孔2连接(图1b为俯视图，从图1b中所看到的是重叠在一起的下层金属条11和上层金属条12)。第一测试端31连接的所述测试结构和与第二测试端32连接的所述测试结构之间相互穿插，与第一测试端31连接的所述测试结构不与第二测试端32连接，与第二测试端32连接的所述测试结构不与第一测试端31连接；该结构中，位于与第一测试端31相连接的通孔2和位于与第二测试端32相连接的通孔2相互平行；在上述测试结构之间填充有Low-k材料的介质层(图1b中未示出)，使得通孔2之间被Low-k材料填充。这样，通过在第一测试端31和第二测试端32上施加电压后，便可以测试出通孔对通孔结构相关的IMD的击穿性质。但是，在实际半导体结构设计中，因为布线的复杂从而导致了BEOL所制成的金属层布局的复杂，专利技术人发现，在BEOL工艺所制成整个金属层不仅仅包括如金属条对金属条结构、通孔对通孔结构、以及上层金属层对下层金属本文档来自技高网...

【技术保护点】
一种半导体测试结构，其特征在于，包括：下层金属层，所述下层金属层包括若干相互平行的下层金属条，所述下层金属层与一第一测试端和第二测试端分别电连接；上层金属层，所述上层金属层包括一两排沿第一方向排列的若干第一上层金属条和一沿第二方向排列的若干第二上层金属条，所述第一方向与第二方向相互垂直，所述第二上层金属条与所述下层金属条相互平行，所述第一上层金属条与所述第二上层金属条两两相连呈T字型结构，所述上层金属层与一第三测试端和第四测试端分别电连接；若干通孔，所述通孔连接所述下层金属条与所述第一上层金属条、以及连接所述下层金属条与所述第二上层金属条。

【技术特征摘要】
1.一种半导体测试结构，其特征在于，包括：下层金属层，所述下层金属层包括若干相互平行的下层金属条，所述下层金属层与一第一测试端和第二测试端分别电连接；上层金属层，所述上层金属层包括一两排沿第一方向排列的若干第一上层金属条和一沿第二方向排列的若干第二上层金属条，所述第一方向与第二方向相互垂直，所述第二上层金属条与所述下层金属条相互平行，所述第一上层金属条与所述第二上层金属条两两相连呈T字型结构，所述上层金属层与一第三测试端和第四测试端分别电连接；若干通孔，所述通孔连接所述下层金属条与所述第一上层金属条、以及连接所述下层金属条与所述第二上层金属条。2.如权利要求1所述的半导体测试结构，其特征在于，所述第三测试端连接第一排的所述第一上层金属条，所述第四测试端连接第二排的所述第一上层金属条。3.如权利要求1或2所述的半导体测试结构，其特征在于，所述第二上层金属条位于两排所述第一上层金属条之间，所述第一上层金属条与所述第二上层金属条两两相连呈两排相对的T字型结构。4.如权利要求3所述的半导体测试结构，其特征在于，所述第一测试端连接的下层金属条与所述第二测试端连接的下层金属条之间相互穿插。5.如权利要求4所述的半导体测试结构，其特征在于，第一排...

【专利技术属性】
技术研发人员：张燕峰，孙艳辉，董燕，张冠，
申请(专利权)人：中芯国际集成电路制造天津有限公司，中芯国际集成电路制造上海有限公司，
类型：新型
国别省市：天津;12