支承玻璃基板及使用其的层叠体制造技术

研制出一种可有助于半导体封装体的高密度化的支承基板及使用其的层叠体。本发明专利技术的支承玻璃基板，其特征在于，在表面具有研磨面，总体板厚偏差小于2.0μm。

Supporting glass substrate and laminate using the same

The invention provides a supporting substrate which can be used for high density of the semiconductor package and a laminate using the same. The supporting glass substrate of the invention is characterized in that the surface is provided with a grinding surface, and the deviation of the overall plate thickness is less than 2 m.

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及支承玻璃基板及使用其的层叠体，具体而言，涉及在半导体封装体的制造工序中用于加工基板的支承的支承玻璃基板及使用其的层叠体。
技术介绍
对于手机、笔记本型个人电脑、PDA(PersonalDataAssistance，个人数字化处理器)等便携型电子设备，要求小型化及轻量化。与此相伴的是，这些电子设备中使用的半导体芯片的安装空间也受到严格限制，半导体芯片的高密度安装成为课题。因此，近年来，通过三维安装技术、即将半导体芯片彼此层叠并对各半导体芯片间进行布线连接而寻求半导体封装体的高密度安装。此外，目前的晶片级封装(WLP)是以晶片的状态形成凸块后通过切割单片化而制作的。但是，目前的WLP存在难以增加针数、以及在半导体芯片的背面露出的状态进行安装，因此半导体芯片容易产生缺口等问题。因此，作为新型的WLP，提出了散出(fanout)型的WLP。散出型的WLP能够使针数增加，此外，能够通过保护半导体芯片的端部而防止半导体芯片的缺口等。
技术实现思路
专利技术要解决的课题就散出型的WLP而言，具有：将多个半导体芯片用树脂密封材料密封而形成加工基板后，在加工基板的一个表面进行布线的工序；形成焊料凸块的工序；等。这些工序由于伴随有约200℃的热处理，因此有密封材料变形、发生加工基板的尺寸变化之虞。发生加工基板的尺寸变化时，对加工基板的一个表面进行高密度布线变得困难，此外也难以正确地形成焊料凸块。为了抑制加工基板的尺寸变化，使用用于支承加工基板的支承基板是有效的。但是，即使是使用支承基板的情况下，也存在难以对加工基板的一个表面进行高密度布线的情况。本专利技术是鉴于上述情况而作出的，其技术课题在于，研制一种可有助于半导体封装体的高密度化的支承基板、及使用其的层叠体。用于解决课题的手段本专利技术人反复进行了各种实验，结果发现，通过选择玻璃基板作为支承基板、并且使该玻璃基板的表面成为研磨面来降低总体板厚偏差，从而可以解决上述技术课题，由此提出了本专利技术。即，本专利技术的支承玻璃基板，其特征在于，在表面具有研磨面，总体板厚偏差小于5.0μm。其中，“总体板厚偏差”是支承玻璃基板总体的最大板厚和最小板厚之差，可以通过例如KOBELCOresearchinstitute公司制的Bow/Warp测定装置SBW－331ML/d测定。玻璃基板容易对表面进行平滑化、且具有刚性。因此，使用玻璃基板作为支承基板时，可以对加工基板坚固、且准确地进行支承。特别是，玻璃基板的总体板厚偏差越小则越准确地支承加工基板，因此容易提高加工处理的精度。此外，玻璃基板容易透过紫外光等光。因此，使用玻璃基板作为支承基板时，通过设置粘接层等，可以容易地将加工基板和支承玻璃基板固定。此外，通过设置剥离层等，还可以容易地将加工基板和支承玻璃基板分离。第二，本专利技术的支承玻璃基板优选总体板厚偏差小于2.0μm。第三，本专利技术的支承玻璃基板优选翘曲量为60μm以下。其中，“翘曲量”是指支承玻璃基板总体中的最高位点和最小二乘焦点面之间的最大距离的绝对值与最低位点和最小二乘焦点面的绝对值之和，可以通过例如KOBELCOresearchinstitute公司制的Bow/Warp测定装置SBW－331ML/d来测定。第四，本专利技术的支承玻璃基板，其特征在于，在表面具有研磨面，总体板厚偏差小于2.0μm，通过溢流下拉法成形而成。第五，本专利技术的支承玻璃基板优选在半导体封装体的制造工序中用于加工基板的支承。第六，本专利技术的支承玻璃基板优选杨氏模量为65GPa以上。其中，“杨氏模量”是指通过弯曲共振法测定的值。需要说明的是，1GPa相当于约101.9Kgf/mm2。第七，本专利技术的层叠体优选：其为至少具备加工基板和用于支承加工基板的支承玻璃基板的层叠体，支承玻璃基板为上述支承玻璃基板。第八，本专利技术的层叠体优选：加工基板至少具备用密封材料进行了密封的半导体芯片。第九，本专利技术的半导体封装体的制造方法优选具有如下工序：准备至少具备加工基板和用于支承加工基板的支承玻璃基板的层叠体的工序、输送层叠体的工序、和对加工基板进行加工处理的工序，并且，支承玻璃基板为上述支承玻璃基板。需要说明的是，“输送层叠体的工序”和“对加工基板进行加工处理的工序”不必分别进行，是可以同时进行的。第十，本专利技术的半导体封装体的制造方法优选：加工处理包括在加工基板的一个表面上进行布线的工序。第十一，本专利技术的半导体封装体的制造方法优选：加工处理包含在加工基板的一个表面上形成焊料凸块的工序。第十二，本专利技术的半导体封装体优选利用上述半导体封装体的制造方法制作。第十三，本专利技术的电子设备优选：其为具备半导体封装体的电子设备，半导体封装体为上述半导体封装体。附图说明图1为示出本专利技术的层叠体的一例的主视概况图。图2为示出散出型的WLP的制造工序的剖面概况图。图3为示出[实施例1]的研磨处理前的样品1的表面状态的3D图像。图4为示出[实施例1]的研磨处理后的样品1的表面状态的3D图像。具体实施方式本专利技术的支承玻璃基板在表面具有研磨面，优选表面的50％以上为研磨面，更优选表面的70％以上为研磨面，进一步优选表面的90％以上为研磨面。由此，容易降低总体板厚偏差，此外也容易降低翘曲量。作为研磨处理的方法，可以采用各种方法，优选如下方法：将玻璃基板的两面用一对研磨垫夹持，一边使玻璃基板和一对研磨垫一起旋转，一边对玻璃基板进行研磨处理。进一步优选一对研磨垫的外径不同，优选按照在研磨时玻璃基板的一部分偶尔从研磨垫突出的方式进行研磨处理。由此，容易降低总体板厚偏差，此外也容易降低翘曲量。需要说明的是，研磨处理中，对研磨深度没有特别限定，研磨深度优选50μm以下、30μm以下、20μm以下、特别是10μm以下。研磨深度越小，则支承玻璃基板的生产率越提高。本专利技术的支承玻璃基板中，总体板厚偏差小于5μm，优选小于2μm、为1.5μm以下、1μm以下、小于1μm、0.8μm以下、0.1～0.9μm、特别是0.2～0.7μm。总体板厚偏差越小，则越容易提高加工处理的精度。特别是，由于能够提高布线精度，因此能够进行高密度的布线。此外，支承玻璃基板的强度提高，支承玻璃基板及层叠体不易破损。进而，可以增加支承玻璃基板的再利用次数。翘曲量优选60μm以下、55μm以下、50μm以下、1～45μm、特别是5～40μm。翘曲量越小，则越容易提高加工处理的精度。特别是由于能够提高布线精度，因此能够进行高密度的布线。进而，可以增加支承玻璃基板的再利用次数。算术平均粗糙度Ra优选10nm以下、5nm以下、2nm以下、1nm以下、特别是0.5nm以下。算术平均粗糙度Ra越小，则越容易提高加工处理的精度。特别是由于能够提高布线精度，因此能够进行高密度的布线。此外，支承玻璃基板的强度提高，支承玻璃基板及层叠体不易破损。进而，可以增加支承玻璃基板的再利用次数。需要说明的是，“算术平均粗糙度Ra”可以通过原子力显微镜(AFM)测定。本专利技术的支承玻璃基板优选大致圆板状或晶片状，其直径优选100mm以上且500mm以下、特别是150mm以上且450mm以下。由此，容易用于半导体封装体的制造工序。根据需要，也可以加工为其以外的形状，例如矩形等形状。本专利技术的支承玻璃基板的板厚优选小于2.0mm、1.本文档来自技高网...

【技术保护点】
一种支承玻璃基板，其特征在于，在表面具有研磨面，总体板厚偏差小于5.0μm。

【技术特征摘要】
【国外来华专利技术】2014.09.25 JP 2014-1945981.一种支承玻璃基板，其特征在于，在表面具有研磨面，总体板厚偏差小于5.0μm。2.根据权利要求1所述的支承玻璃基板，其特征在于，总体板厚偏差小于2.0μm。3.根据权利要求1或2所述的支承玻璃基板，其特征在于，翘曲量为60μm以下。4.一种支承玻璃基板，其特征在于，在表面具有研磨面，总体板厚偏差小于2.0μm，通过溢流下拉法成形而成。5.根据权利要求1～4中任一项所述的支承玻璃基板，其特征在于，在半导体封装体的制造工序中用于加工基板的支承。6.根据权利要求1～5中任一项所述的支承玻璃基板，其特征在于，杨氏模量为65GPa以上。7.一种层叠体，其特征在于，其为至少具备加工基板和用于支承加工基板的支承玻璃基板的层叠体，支承玻璃基板为权利要求1～6中任一项所述的支承玻璃基板。...

【专利技术属性】
技术研发人员：片山裕贵，
申请(专利权)人：日本电气硝子株式会社，
类型：发明
国别省市：日本;JP