含铝介电层的形成方法技术

本发明专利技术的实施例提供一种含铝层的形成方法。上述方法包括：提供基材至原子层沉积室中；以及于原子层沉积室中，进行一或多次的包含第一步骤和第二步骤的一循环，以提供复合层，其中进行此循环的第一步骤包含：施加第一前驱物至基材上，第一前驱物包括具有第一分子量的非铝基成分；以及施加第二前驱物至基材上，第二前驱物包含具有第二分子量的含铝成分，其中第二分子量小于第一分子量，且进行此循环的第二步骤包含：施加第一前驱物至基材上。本发明专利技术的方法可制得厚度较薄且低铝原子百分比的含铝层。

Method for forming aluminum containing dielectric layer

The embodiment of the invention provides a method for forming an aluminized layer. The method includes: providing a substrate to atomic layer deposition chamber; and in atomic layer deposition chamber, a cycle of one or more times includes first and second step, to provide a composite layer, which is the first step of this cycle includes applying a first precursor to a substrate, a first precursor including non aluminum matrix components with molecular weight and applied first; second precursor to the substrate, second precursor containing aluminum containing components with molecular weight of second, second of which molecular weight is less than the first molecular weight, and second steps of this cycle includes: applying a first precursor to the substrate. The method of the invention can be used to prepare the aluminum layer with thin thickness and low aluminum atom percentage.

【技术实现步骤摘要】

本专利技术的实施例是有关于一种含铝介电层的形成方法，且特别是一种经由原子层沉积、注入特定的前驱物而形成含铝介电层的方法。
技术介绍
在半导体科技中，采用如氧化锆(ZrO2)以及氧化铪(HfO2)等高介电常数材料可以达到较低的有效氧化层厚度，且不会损害其避免闸极和通道区间的掺质移动的能力。由厚度少于20埃(Angstrom)的高介电常数膜所组成的闸极介电层，难以通过通常具有相对快的沉积速度的化学气相沉积技术来控制。因此，提出原子层沉积(Atomiclayerdeposition；ALD)，以提供更可控制的沉积速度。虽然使用原子层沉积形成膜的各种技术已适用于其预定达到的目的，但上述的各种技术上无法完全地满足每一个层面。
技术实现思路
因此，本专利技术根据一些实施例，提供一种含铝介电层的形成方法。上述方法包括提供基材至原子层沉积室中；以及，于原子层沉积室中，进行一或多次的包含第一步骤和第二步骤的一循环，以提供复合层。其中，进行上述循环的第一步骤包含施加第一前驱物至基材上，该第一前驱物包括具有第一分子量的非铝基成分；以及，施加第二前驱物至基材上，该第二前驱物包含具有第二分子量的含铝成分，其中第二分子量小于第一分子量，且进行上述循环的第二步骤包含施加第一前驱物至基材上。本专利技术也根据一些实施例提供一种含铝介电层的形成方法。上述方法包括提供基材至原子层沉积室中；在第一时间间隔内注入第一前驱物至原子层沉积室中，其中第一前驱物包含具有第一分子量的第一分子；在第二时间间隔内注入第二前驱物至原子层沉积室中，以形成第一层于基材上，其中第二前驱物包含含有铝的第二分子，且第二分子具有第二分子量。第二分子量小于第一分子量。本专利技术也根据一些实施例提供一种含铝介电层的形成方法。上述方法包括提供基材至原子层沉积室中；在短时间间隔内注入第一前驱物至原子层沉积室中，其中第一前驱物包含具有第一分子量的第一分子；在短时间间隔内注入第二前驱物至原子层沉积室中，以形成第一铝层于基材上，其中第二前驱物包含含有铝的第二分子，第二分子具有第二分子量，且第二分子量小于第一分子量约80％；以及，在短时间间隔内注入第一前驱物至原子层沉积室中，以形成第二非含铝层于第一含铝层上。应用本专利技术的实施例所提供的含铝介电层的形成方法，可通过依序并循环沉积具有特定分子量以及物理尺寸的第一前驱物和第二前驱物，使所得的复合层的铝含量平均值下移，但不实质增加复合层的厚度。附图说明结合以下详细说明并配合附图阅读，可更容易理解本专利技术的实施例。在此强调的是，按照产业界的标准做法，各种特征并未按比例绘制，仅为说明用途。事实上，为了清楚的讨论，各种特征的尺寸可任意放大或缩小。图1是根据一些实施例所描述的一实施例的含铝介电层的形成方法的部分流程图；图2A、图2B、图2C、图2D、图2E、图2F以及图2G是根据一些实施例的过程而描述如图1的方法所形成的含铝膜的中间过程的示范剖面图；以及图3是描述包含由图1的方法所形成的含铝膜的半导体装置的示范剖面图。其中附图标记为：100：方法102、104、106、108、110、112：操作202：基材203：顶表面204：第一前驱物206、206’：氢氧基团208、208’：第二前驱物209、211：层210：第三前驱物300：半导体装置302：半导体基材303：主动通道区304、306：源极/漏极特征308：含铝复合层309：含铝层310：闸极电极311：非含铝层312：闸极堆栈具体实施方式下面的公开提供了许多不同的实施例或示例，用于实现本专利技术的不同特征。部件和安排的具体实例描述如下，以简化本专利技术的实施例的公开。当然，这些仅仅是示例且并不意味着对本专利技术进行限制。此外，本专利技术可以在各种示例中重复组件符号和/或字母。这种重复是为了简化和清楚的目的，并不决定所讨论的各种实施例和/或配置之间的关系。再者，在后续的说明中叙述在第二特征上方或上形成第一特征可以包括在第一和第二特征形成直接接触的实施例，并且还可以包括一附加特征可以在介于第一和第二特征之间形成的实施例，从而使得第一和第二特征可以不直接接触。许多高介电常数(High-kdielectric)的介电材料，已被证实可取代二氧化硅。上述高介电常数介电材料可包含二氧化钛(TiO2)、氧化钽(Ta2O5，介电常数k值介于9至27)、氧化铝(Al2O3，介电常数k值约为9)、氧化锆(ZrO2，介电常数k值约为10至25)、氧化铪(HfO2，介电常数k值介于10至25)，以及如多层、多成分和纳米积层(Nanolaminate)的多种组合和混合。再者，引入如铝等三价金属至如氧化锆或氧化铪等高介电常数材料中，有助于增加结晶温度，以便在高温制程条件下，使所得的膜保有非晶性。然而，为了形成具有约50％或更少的百分比的三价金属膜，通常需要形成包含多个非三价金属层(例如氧化铪)以及三价金属层(例如氧化铝)的复合层。在一例子中，可能需要多个含非三价金属层(例如多于9层的氧化铪)，以使含三价金属层中，高比例的铝(例如氧化铝层中为90％或更多)的平均值下移，以形成具有5％的铝原子百分比的复合层，因此反而形成相对厚(例如2nm或更多)的复合层。本专利技术的实施例提供一种含铝复合高介电常数材料层的形成方法，所得的复合层具有实质薄(例如约2埃)的厚度，且保持低的铝原子百分比(例如约5％或更少的铝原子百分比)。图1是根据本专利技术的一或多个实施例所描述的复合膜的形成方法100的流程图。图2A、图2B、图2C、图2D、图2E、图2F以及图2G是描述方法100中，各个中间过程的复合膜200的示范剖面图。请参考图1至图2G以及其他附图，以下详细说明方法100以及复合膜200的示范例。方法100从操作102开始，其是提供或容置包含顶表面203的基材202至原子层沉积室中，如图2A所示。在一些实施例中，基材202包括硅。选择性地，根据一些实施例，基材202可包括如锗等其他元素半导体。在一些实施例中，基材202可额外地或选择性地包括如碳化硅、砷化镓、砷化铟以及磷化铟等化合物半导体。在一些实施例中，基材202包括如硅锗、碳化硅锗、磷砷化镓以及磷化铟镓等合金半导体。基材202可包括形成于顶表面的磊晶层，如附于大块半导体晶圆上的磊晶半导体层。在一些实施例中，基材202包括绝缘层上覆硅(Semiconductor-on-insulator；SOI)结构。例如：基材可包括埋层氧化(Buriedoxide)层，其可利用如氧离子植入硅晶隔离法(SIMOX)的工艺来形成。在许多实施例中，基材202包括各种p型掺杂区域和/或n型掺杂区域，如p型井、n型井、p型源极/漏极特征和/或n型源极/漏极特征，其可通过离子植入和/或扩散而形成。基材202可包括如电阻、电容、二极管、如场效晶体管(FET)等晶体管的其他功能性特征。基材202可包括横向隔离特征，其是配置以分开形成于基材202上的各种组件。基材202可更包含多层内连结构(Multilayerinterconnection；MLI)的一部分。多层内连结构包括多个金属层中的金属线。在目前的实施例中，基材202可包括晶体管的主动通道区。如此，后续形成于基材/顶表面203上的层/膜可为闸极介电层。方法100接着进行本文档来自技高网...

【技术保护点】
一种含铝介电层的形成方法，其特征在于包含：提供一基材至一原子层沉积室中；以及于该原子层沉积室中，进行一或多次的包含第一步骤和一第二步骤的一循环，以提供一复合层，其中进行该循环的该第一步骤包含：施加一第一前驱物至该基材上，其中该第一前驱物包含具有一第一分子量的一非铝基成分；以及施加一第二前驱物至该基材上，其中该第二前驱物包含具有一第二分子量的一铝基成分，且该第二分子量低于该第一分子量，且其中进行该循环的该第二步骤包含施加该第一前驱物至该基材上。

【技术特征摘要】
2015.10.08 US 14/878,0161.一种含铝介电层的形成方法，其特征在于包含：提供一基材至一原子层沉积室中；以及于该原子层沉积室中，进行一或多次的包含第一步骤和一第二步骤的一循环，以提供一复合层，其中进行该循...

【专利技术属性】
技术研发人员：瑞姆瓦尔·彼德，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71