数据存储装置和包括该数据存储装置的电子装置制造方法及图纸

公开了一种数据存储装置和包括该数据存储装置的电子装置。数据存储装置可以包括封装基底和设置在封装基底的顶表面上方的上半导体芯片。至少一个下凸块设置在封装基底的底表面上。下半导体芯片设置在封装基底的底表面上并且与至少一个下凸块分隔开。下半导体芯片比至少一个下凸块薄。

【技术实现步骤摘要】
本申请要求于2015年10月12日在韩国知识产权局提交的第10-2015-0142307号韩国专利申请的优先权，该韩国专利申请的公开通过引用全部包含于此。
本专利技术构思的示例性实施例涉及一种数据存储装置，更具体地，涉及一种包括该数据存储装置的电子装置。
技术介绍
半导体装置可以具有高性能、高功能性和高密度。已经开发了各种半导体封装结构，例如，POP(封装上封装)和MCP(多芯片封装)结构。然而，在半导体封装结构中会产生热，因此可能会损坏半导体芯片，或者会降低半导体装置的功能或性能特性。
技术实现思路
本专利技术构思的一个或更多个示例性实施例可以提供被构造为有效地释放热的数据存储装置和包括该数据存储装置的电子装置。根据本专利技术构思的一个或更多个示例性实施例，数据存储装置包括封装基底和设置在封装基底的顶表面上方的上半导体芯片。至少一个下凸块设置在封装基底的底表面上。下半导体芯片设置在封装基底的底表面上并且与至少一个下凸块分隔开。下半导体芯片比至少一个下凸块薄。根据本专利技术构思的一个或更多个示例性实施例，电子装置包括主基底和设置在主基底的顶表面上的数据存储装置。数据存储装置包括比主基底小的封装基底。上半导体芯片设置在封装基底的顶表面上方。至少一个下凸块设置在封装基底的底表面上。下半导体芯片设置在封装基底的底表面上并且与至少一个下凸块分隔开。下半导体芯片比至少一个下凸块薄。根据本专利技术构思的一个或更多个示例性实施例，数据存储装置包括封装基底和设置在封装基底的顶表面上的第一存储器芯片。控制芯片设置在封装基底的底表面上。至少一个凸块设置在封装基底的底表面上并且与控制芯片分隔开。至少一个凸块比控制芯片厚。根据本专利技术构思的一个或更多个示例性实施例，电子装置包括第一基底和设置在第一基底上的至少一个第一凸块。第二基底设置在至少一个第一凸块上。第二基底具有比第一基底小的面积。至少一个第二凸块设置在第二基底上。存储器芯片设置在至少一个第二凸块上。控制芯片设置在至少一个第一凸块之间以及第一基底与第二基底之间。控制芯片比至少一个第一凸块薄。附图说明通过参照附图详细描述本专利技术构思的示例性实施例，本专利技术构思的上述和其他特征将变得更加清楚，其中：图1是示出根据本专利技术构思的示例性实施例的电子装置的平面图。图2是示出根据本专利技术构思的示例性实施例的主基底、控制装置和第二数据存储装置的剖视图。图3是示出根据本专利技术构思的示例性实施例的第二数据存储装置的剖视图。图4是示出流过图3的第二数据存储装置与主基底之间的气隙的气流的平面图。图5是示出根据本专利技术构思的示例性实施例的第二数据存储装置的剖视图。图6是示出根据本专利技术构思的示例性实施例的第二数据存储装置的剖视图。图7是示出根据本专利技术构思的示例性实施例的第二数据存储装置的剖视图。具体实施方式在下面，现在将更加充分地描述专利技术构思的示例实施例，使得本领域技术人员可以容易地理解专利技术构思。图1是示出根据本专利技术构思的示例性实施例的电子装置的平面图。参照图1，根据本专利技术构思的示例性实施例的电子装置10可以包括主基底20、控制装置30、第一数据存储装置40和第二数据存储装置50。控制装置30、第一数据存储装置40和第二数据存储装置50可以设置在主基底20上。根据本专利技术构思的示例性实施例，接口、输入/输出装置、图形卡、LAN卡和声卡中的至少一个可以设置在主基底20上。控制装置30可以控制第一数据存储装置40和第二数据存储装置50。根据本专利技术构思的示例性实施例，控制装置30可以对第一数据存储装置40和第二数据存储装置50两者或者其中之一执行写入数据或者从其读取数据的操作。控制装置30可以包括例如中央处理单元(CPU)。第一数据存储装置40可以用于临时地存储控制装置30的控制信号。例如，第一数据存储装置40可以包括至少一个DRAM芯片。可选择地，第一数据存储装置40可以包括至少一个SRAM芯片。具有SRAM芯片的第一数据存储装置40和控制装置30可以包括在单个装置中。第二数据存储装置50可以用于非临时地存储从控制装置30输出的数据。根据本专利技术构思的示例性实施例，第二数据存储装置50可以包括至少一个非易失性存储器装置。例如，第二数据存储装置50可以包括固态驱动器(SSD)。图2是示出根据本专利技术构思的示例性实施例的主基底、控制装置和第二数据存储装置的剖视图。参照图2，控制装置30和第二数据存储装置50可以设置在主基底20上。主基底20可以比控制装置30和第二数据存储装置50大。控制装置30可以与第二数据存储装置50分隔开。可选择地，控制装置30和第二数据存储装置50可以分别设置在主基底20的顶表面和底表面上。图3是示出根据本专利技术构思的示例性实施例的第二数据存储装置的剖视图。参照图3，第二数据存储装置50可以包括封装基底60、第一存储器芯片70、无源装置74、控制芯片80和第二存储器芯片90。第一存储器芯片70、无源装置74、控制芯片80和第二存储器芯片90可以设置在封装基底60上。根据本专利技术构思的示例性实施例，封装基底60可以包括下互连垫(pad，或称为“焊盘”)61、上互连垫63、第一互连线62、第二互连线64、第三互连线66和第四互连线68。下互连垫61可以设置在封装基底60的底表面上。上互连垫63可以设置在封装基底60的顶表面上。第一至第四互连线62、64、66和68可以设置在封装基底60中。封装基底60可以比主基底20小。封装基底60可以设置在主基底20上。封装基底60和主基底20可以彼此基本上平行。根据本专利技术构思的示例性实施例，下凸块82可以设置在主基底20的顶表面与封装基底60的底表面之间。下凸块82可以将主基底20电连接到封装基底60。例如，下凸块82可以设置在下互连垫61与主基底20之间。下凸块82可以贯穿下模制层100。例如，下凸块82可以包括贯穿模制层通孔(TMV，through-moldvia)。下模制层100可以设置在封装基底60与主基底20之间。第一存储器芯片70和无源装置74可以设置在封装基底60的顶表面上。第一存储器芯片70可以通过上凸块72连接到封装基底60。上凸块72可以用作在第一存储器芯片70与封装基底60之间的数据传输线。根据本专利技术构思的示例性实施例，上凸块72可以比下凸块82小。例如，上凸块72的数量可以为大约100至大约300。每个上凸块72可以将第一存储器芯片70电连接到封装基底60的上互连垫63。第一存储器芯片70可以被构造为非临时地存储数据。根据本专利技术构思的示例性实施例，第一存储器芯片70可以包括非易失性存储器装置。例如，第一存储器芯片70可以包括多个垂直堆叠的NAND闪存芯片。无源装置74可以与第一存储器芯片70分隔开。无源装置74中的至少一个可以被构造为使将要供应到第一存储器芯片70的电压的电平降低。根据本专利技术构思的示例性实施例，无源装置74中的至少一个可以被构造为存储将要供应到第一存储器芯片70的电流或延迟该电流。例如，无源装置74可以包括电容器、电阻器和电感器中的至少一个。无源装置74和第一存储器芯片70可以通过上凸块72、上互连垫63和第一互连线62彼此连接。第一互连线62可以沿与主基底20的顶表面基本上平行的方向延伸。第一互连线62可以将上互连垫63连接到无源装置7本文档来自技高网...

【技术保护点】
一种数据存储装置，所述数据存储装置包括：封装基底；上半导体芯片，设置在封装基底的顶表面上方；至少一个下凸块，设置在封装基底的底表面上；以及下半导体芯片，设置在封装基底的底表面上并且与所述至少一个下凸块分隔开，下半导体芯片比所述至少一个下凸块薄。

【技术特征摘要】
2015.10.12 KR 10-2015-01423071.一种数据存储装置，所述数据存储装置包括：封装基底；上半导体芯片，设置在封装基底的顶表面上方；至少一个下凸块，设置在封装基底的底表面上；以及下半导体芯片，设置在封装基底的底表面上并且与所述至少一个下凸块分隔开，下半导体芯片比所述至少一个下凸块薄。2.根据权利要求1所述的数据存储装置，其中，上半导体芯片包括第一存储器芯片，下半导体芯片包括控制第一存储器芯片的控制芯片。3.根据权利要求2所述的数据存储装置，所述数据存储装置还包括设置在封装基底的底表面上并且与控制芯片分隔开的第二存储器芯片。4.根据权利要求2所述的数据存储装置，其中，封装基底包括：第一互连线，将控制芯片连接到第一存储器芯片并且沿第一方向延伸；以及第二互连线，将所述至少一个下凸块连接到控制芯片并且沿与第一方向交叉的第二方向延伸。5.根据权利要求1所述的数据存储装置，所述数据存储装置还包括设置在封装基底的底表面上的模制层。6.根据权利要求5所述的数据存储装置，其中，所述至少一个下凸块包括穿过模制层的贯穿模制层通孔。7.根据权利要求1所述的数据存储装置，所述数据存储装置还包括设置在封装基底上并且与上半导体芯片分隔开的无源装置。8.根据权利要求7所述的数据存储装置，所述数据存储装置还包括设置在上半导体芯片与封装基底之间的至少一个上凸块。9.根据权利要求8所述的数据存储装置，其中，封装基底包括将所述至少一个上凸块连接到无源装置的第三互连线。10.根据权利要求1所述的数据存储装置，所述数据存储装置还包括设置在下半导体芯片的底表面上的辐射元件，其中，下半导体芯片和辐射元件的堆叠厚度比所述至少一个下凸块的厚度小。11.一种电子装置，所述电子装置包括：主基底；以及数据存储装置，设置在主基底的顶表面上，其中，数据存储装置包括：封装基底，比主基底小；上半导体芯片，设置在封装基底的顶表面上方；至少一个下凸块，设置在封装基底的底表面上；以及下半导体芯片，设置在封装基底的底表面上并且与所述至少一个下凸块分隔开，下半导体芯片比所述至少一个下凸块薄。12.根据权利要求11所述的电子装置，所述电子装置还包括设置在下半导体芯片的底表面上的第一辐射元件，其中，下半导体芯片和第一辐射元件的堆叠厚度比所述至少一个下凸块的厚度小。13.根据权利要求11所述的电子装置，其中，数据存储装置包括设置在封装基底与主基底之间的模制层，其中，所述至少一个下凸块包括穿过模制层的贯穿模制层通孔。14.根据权利要求13所述的电...

【专利技术属性】
技术研发人员：金吉洙，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国;KR