用于高电子迁移率晶体管的表面处理和钝化制造技术

本发明专利技术公开了一种高电子迁移率晶体管(HEMT)及其形成方法。该方法包括外延生长第一III‑V族化合物层、以及在第一III‑V族化合物层上方外延生长第二III‑V族化合物层，其中，在第二III‑V族化合物层上形成第一自然氧化物层。该方法还包括利用第一气体原位处理第一自然氧化物层，从而将第一自然氧化物层转化为第一晶体氧化物层。该方法还包括在第一晶体氧化物层上方形成第一晶体界面层，以及在第一晶体界面层上方形成介电钝化层。本发明专利技术实施例涉及形成高电子迁移率晶体管及其形成方法。

【技术实现步骤摘要】

本专利技术实施例涉及形成高电子迁移率晶体管及其形成方法。
技术介绍
在半导体技术中，III族至V族(或III至V)半导体化合物可以用于形成各种集成电路(IC)器件，诸如高功率场效应晶体管(FET)、高频率晶体管或高电子迁移率晶体管(HEMT)。HEMT是具有二维电子气(2-DEG)层的场效应晶体管，该二维电子气(2-DEG)层接近具有不同带隙(即，异质结)的两种材料之间的结。2-DEG层用作晶体管沟道而不是通常用于金属氧化物半导体场效应晶体管(MOSFET)的掺杂区域。与MOSFET比较，HEMT具有许多受青睐的诸如高电子迁移率和以高频率发送信号的能力的特性。当用III-V族化合物制造HEMT时，用介电材料层使III-V族化合物的表面钝化(钝化层)以防止III-V族化合物与周围空气自由地反应是所期望的。钝化III-V族化合物的表面的目前的方法并不是在所有方面都令人满意。有时，钝化层和III-V族化合物之间的界面处的界面能态密度(Dit)过高，导致诸如漏极电流衰减、阈值电压(Vt)波动较大和断开电流泄露较大的器件性能问题和可靠性问题。期望在此领域有所改进。
技术实现思路
根据本专利技术的一个实施例，提供了一种形成高电子迁移率晶体管(HEMT)的方法，所述方法包括：外延生长第一III-V族化合物层；在所述第一III-V族化合物层上方外延生长第二III-V族化合物层，其中，在所述第二III-V族化合物层上形成第一自然氧化物层；利用第一气体原位处理所述第一自然氧化物层，从而将所述第一自然氧化物层转化为第一晶体氧化物层；在所述第一晶体氧化层上方形成第一晶体界面层；以及在所述第一晶体界面层上方形成介电钝化层。根据本专利技术的另一实施例，还提供了一种形成高电子迁移率晶体管(HEMT)的方法，所述方法包括：外延生长包括氮化镓的第一III-V族化合物层；在所述第一III-V族化合物层上方外延生长包括氮化铝镓的第二III-V族化合物层，其中，在所述第二III-V族化合物层上形成第一自然氧化物层；利用第一气体原位处理所述第一自然氧化物层，从而将所述第一自然氧化物层转化为第一晶体氧化物层；在所述第一晶体氧化层上方形成第一晶体界面层；以及在所述第一晶体界面层上方形成钝化层。根据本专利技术的又一实施例，还提供了一种高电子迁移率晶体管(HEMT)，包括：具有第一带隙的第一III-V族化合物层；位于所述第一III-V族化合物层上方的具有第二带隙的第二III-V族化合物层，其中，所述第二带隙大于所述第一带隙；位于所述第二III-V族化合物层上方的第一晶体氧化物层；位于所述第一晶体氧化层上方的第一晶体界面层；位于所述第一晶体界面层上方的介电钝化层；位于所述第二III-V族化合物层上方的两个源极和漏极(S/D)电极；位于所述两个S/D电极之间且位于所述第二III-V族化合物层的第一部分上方的栅电极；以及位于所述栅电极和所述第二III-V族化合物层的所述第一部分之间的层状结构，其中，所述层状结构包括第二界面层的部分和位于所述第二界面层的所述部分上方的栅极介电层的部分。附图说明当结合附图进行阅读时，根据下面详细的描述可以更好地理解本专利技术的实施例。应该强调的是，根据工业中的标准实践，对各种部件没有按比例绘制并且仅仅用于说明的目的。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增大或缩小。图1A和图1B是根据本专利技术的各个方面的形成HEMT的方法的流程图。图2A、图2B、图2C、图2D、图2E、图2F、图2G、图2H、图2I、图2J、图2K、图2L、图2M、图2N、图2O、图2P、图2Q、图2R、图2S、图2T和图2U是根据一个实施例的根据图1A和图1B的方法的在制造流程的各个阶段的HEMT的部分的截面图。图3A、图3B、图3C、图3D、图3E、图3F和图3G是根据另一实施例的根据图1A和图1B的方法的在制造流程的各个阶段的HEMT的部分的截面图。具体实施方式以下公开内容提供了许多用于实现所提供主题的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本专利技术。当然，这些仅仅是实例，而不旨在限制本专利技术。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件形成为直接接触的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本专利技术可在各个实例中重复参考标号和/或字母。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。而且，为便于描述，在此可以使用诸如“在…之下”、“在…下方”、“下部”、“在…之上”、“上部”等的空间相对术语，以便于描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其他方式定向(旋转90度或在其他方位上)，而在此使用的空间相对描述符可以同样地作相应的解释。本专利技术大体地涉及半导体器件及其形成方法。更具体地，本专利技术涉及一种高电子迁移率晶体管(HEMT)及其形成方法。本专利技术的一个目的是减小HEMT中的钝化层和III-V族化合物之间的界面能态密度(Dit)。图1A和图1B示出了根据本专利技术的各个方面的形成半导体器件的方法10的流程图。方法10仅为实例，并且不旨在限制本专利技术超出权利要求中明确列举的那些。可以在方法10之前、期间和之后提供附加的操作，并且对于方法的附加的实施例，可以代替、消除或移动描述的一些操作。结合图2A至图2U描述方法10的实施例，图2A至图2U是半导体器件100在后栅极制造工艺的各个阶段的截面图，其中，在源极和漏极(S/D)电极的形成之后形成栅电极。结合图3A至图3G描述方法10的另一实施例，图3A至图3G是半导体器件200在先栅极制造工艺的各个阶段的截面图，其中，在源极和漏极(S/D)电极的形成之前形成栅电极。提供半导体器件100和200为说明目的且不必限制本专利技术的实施例为任意数量的器件、任意数量的区域或任意配置的结构或区域。半导体器件100和200的每个均包括HEMT。因此，半导体器件100和200还分别称为HEMT100和200。参照图1A，在操作12中，方法10外延地生长位于衬底102上方的一个或多个缓冲层。一个或多个缓冲层可以用于减小衬底102和随后形成的上面的III-V族化合物层之间的晶格失配。参照图2A，在本实施例中的衬底102上方外延地生长两个缓冲层104和106。在各个实施例中，衬底102包括硅衬底(如，晶圆)。可选地，衬底102可以包括碳化硅(SiC)衬底或蓝宝石衬底。在实施例中，衬底102可以是由块状材料形成的块状衬底或包括由不同材料形成的多个层的复合衬底。在实施例中，缓冲层104包括氮化铝(AlN)层。缓冲层104可以具有从约10纳米(nm)至约300nm的范围内的厚度。缓冲层104可以包括单层或多层，并且可以通过金属有机汽相外延(MOVPE)或其他合适的外延方法形成。在实施例中，缓冲层106包括氮化铝镓(AlGaN)层。缓冲层106可以具有在从约500nm至约1000nm的范围内的厚度，且可以通过MOVPE或其他合适的外延方法形成。在一些实施例中，形成缓冲层本文档来自技高网...

【技术保护点】
一种形成高电子迁移率晶体管的方法，所述方法包括：外延生长第一III‑V族化合物层；在所述第一III‑V族化合物层上方外延生长第二III‑V族化合物层，其中，在所述第二III‑V族化合物层上形成第一自然氧化物层；利用第一气体原位处理所述第一自然氧化物层，从而将所述第一自然氧化物层转化为第一晶体氧化物层；在所述第一晶体氧化层上方形成第一晶体界面层；以及在所述第一晶体界面层上方形成介电钝化层。

【技术特征摘要】
2015.10.09 US 14/879,9081.一种形成高电子迁移率晶体管的方法，所述方法包括：外延生长第一III-V族化合物层；在所述第一III-V族化合物层上方外延生长第二III-V族化合物层，其中，在所述第二III-V族化合物层上形成第一自然氧化物层；利用第一气体原位处理所述第一自然氧化物层，从而将所述第一自然氧化物层转化为第一晶体氧化物层；在所述第一晶体氧化层上方形成第一晶体界面层；以及在所述第一晶体界面层上方形成介电钝化层。2.根据权利要求1所述的方法，其中，所述第一III-V族化合物层包括氮化镓，以及所述第二III-V族化合物层包括氮化铝镓。3.根据权利要求2所述的方法，其中，所述第一晶体氧化物层包括氮氧化镓或氮氧化铝。4.根据权利要求1所述的方法，其中，所述第一气体包括NH3、N2或H2。5.根据权利要求1所述的方法，其中，在从300摄氏度至900摄氏度的范围的温度以及在低于300托的压力下执行所述第一自然氧化物层的所述原位处理。6.根据权利要求1所述的方法，其中，所述第一晶体界面层包括氮化铝、氮化铟铝镓或氮化硼。7.根据权利要求1所述的方法，其中，在相同的工艺室中原位执行所述第二III-V族化合物层的所述外延生长和所述第一晶体界面层的所述形成。8.根据权利要求1所述的方法，还包括：穿过所述介电钝化层、所述第一晶体界面层以及所述第一晶体氧化物层形成开口，从而暴露...

【专利技术属性】
技术研发人员：邱汉钦，蔡正原，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71