半导体装置制造方法及图纸

一种半导体装置，其包含衬底、至少一个集成无源装置、第一重布层、第二重布层，和导电导通孔。所述至少一个集成无源装置包含邻近于所述衬底的第一表面安置的至少一个电容器。所述第一重布层邻近于所述衬底的所述第一表面安置。所述第二重布层邻近于所述衬底的第二表面安置。所述导电导通孔延伸通过所述衬底，且电连接所述第一重布层与所述第二重布层。

【技术实现步骤摘要】

本专利技术涉及半导体装置和半导体工艺的领域，且更具体地说，涉及具有集成无源装置的半导体装置和用于制造其的半导体工艺。
技术介绍
常规电路可包含一或多个无源装置，其中无源装置为例如电容器、电阻器或电感器的组件。为达成微小型化，存在将无源装置集成到半导体装置中的趋势。然而，电感器为螺旋结构，且当通过将电感器安置在绝缘层的表面上来进行集成时，螺旋结构可占据很大空间。
技术实现思路
在一实施例中，一种半导体装置包含衬底、至少一个集成无源装置、第一重布层、第二重布层，和导电导通孔。所述至少一个集成无源装置包含邻近于所述衬底的第一表面安置的至少一个电容器。所述第一重布层邻近于所述衬底的第一表面安置。所述第二重布层邻近于所述衬底的第二表面安置。所述导电导通孔延伸通过所述衬底，且电连接所述第一重布层与所述第二重布层。在一实施例中，一种半导体装置包含衬底、集成无源装置、邻近于所述衬底的第一表面安置的第一区段、邻近于所述衬底的第二表面安置的第二区段，和导电导通孔。所述集成无源装置包含电感器，和邻近于所述衬底的所述第一表面安置的至少一个电容器。所述导电导通孔延伸通过所述衬底。所述导电导通孔中的每一者具有邻近于所述衬底的所述第一表面的第一端部和邻近于所述衬底的所述第二表面的第二端部。所述第一区段电连接所述导电导通孔中的第一者与第二者的第一端部，且所述第二区段电连接所述导电导通孔中的所述第二者与第三者的第二端部。所述电感器包含所述导电导通孔中的所述第一者、所述第二者与所述第三者的串联电连接。在一实施例中，一种用于制造半导体装置的方法包含：(a)提供具有第一表面和第二表面的衬底；(b)在所述衬底中形成多个导电导通孔；(c)邻近于所述衬底的所述第一表面形成至少一个电容器；(d)邻近于所述衬底的所述第一表面形成第一重布层；(e)邻近于所述衬底的所述第二表面形成第二重布层，所述第二重布层通过所述导电导通孔电连接到所述第一重布层；以及(f)邻近于所述衬底的所述第一表面附接半导体芯片，所述半导体芯片电连接到所述第一重布层。附图说明图1说明根据本专利技术的一实施例的半导体装置的横截面图。图2说明根据本专利技术的一实施例的半导体装置的横截面图。图3说明根据本专利技术的一实施例的半导体装置的横截面图。图4说明根据本专利技术的一实施例的半导体装置的横截面图。图5说明根据本专利技术的一实施例的半导体装置的横截面图。图6、图7、图8、图9、图10、图11、图12、图13、图14、图15、图16、图17和图18说明根据本专利技术的一实施例的用于制造半导体装置的方法。图19、图20、图21、图22、图23、图24、图25、图26和图27说明根据本专利技术的一实施例的用于制造半导体装置的方法。图28说明根据本专利技术的一实施例的用于制造半导体装置的方法。图29和图30说明根据本专利技术的一实施例的用于制造半导体装置的方法。具体实施方式集成到半导体装置中的电感器通常为安置于绝缘层的表面上的螺旋结构(线圈)。也就是说，螺旋结构为二维的，且可占据很大的布局空间。此外，在半导体装置的封装结构中，包含电感器的集成螺旋结构的重布层(RDL)安置于插入件或衬底的一侧上，且导电导通孔提供从插入件或衬底的一侧到插入件或衬底的相对侧的电连接。换句话说，导电导通孔的一个端部连接到RDL，且导电导通孔的另一端部连接到垫(例如，凸点垫或球垫)，外部连接组件(例如，各别凸点或焊球)安置于所述垫上以用于外部连接。为解决以上问题，本专利技术提供具有集成三维电感器的经改进半导体装置和用于制造所述半导体装置的经改进技术。所述三维电感器包含将插入件或衬底的一侧上的RDL与插入件或衬底的相对侧上的另一RDL连接的导电导通孔。因为三维电感器的大部分路径由安置于插入件或衬底中的导电导通孔贡献，因此相对于半导体装置的绝缘体的表面上的二维实施方案，三维电感器将在沿着半导体装置的上部表面的平面上具有较小尺寸。因此，可缩减半导体装置的尺寸。图1说明根据本专利技术的一实施例的半导体装置1的横截面图。半导体装置1包含衬底10、至少一个集成无源装置(例如，电容器2及/或电感器3)、第一绝缘层12、第二绝缘层13、第一RDL14、第二RDL16和导电导通孔18、19。衬底10具有第一表面101和与第一表面101相对的第二表面102，且界定通孔103。在一或多个实施例中，衬底10为由玻璃、硅或硅石制成的插入件。也就是说，在此类实施例中，可从玻璃晶片、硅晶片或硅石晶片切割出衬底10。导电导通孔18、19中的每一者安置于通孔103中的相应者中，延伸通过衬底10，且电连接第一RDL14与第二RDL16。在一或多个实施例中，导电导通孔18、19各自包含通孔103的侧壁上的第一晶种层17，和第一晶种层17上的第一金属层20。在一些实施例中，省去第一晶种层17。在一或多个实施例中，第一晶种层17的材料为钛(Ti)与铜(Cu)的合金，例如TiCu，且第一金属层20的材料为Cu。可使用其它合适的金属或金属合金。导电导通孔18中的每一者具有邻近于衬底10的第一表面101的第一端部181和邻近于衬底10的第二表面102的第二端部182。导电导通孔19中的每一者具有邻近于衬底10的第一表面101的第一端部191和邻近于衬底10的第二表面102的第二端部192。电容器2邻近于衬底10的第一表面101安置。在图1中所说明的实施例中，存在安置于衬底10的第一表面101上的两个电容器2。电容器2中的每一者包含下部电极21、介电层22和上部电极23。下部电极21安置于衬底10的第一表面101上。介电层22安置于下部电极21上。上部电极23安置于介电层22上。也就是说，介电层22安置于下部电极21与上部电极23之间。在一或多个实施例中，下部电极21和上部电极23包含铝(Al)与Cu的合金，例如AlCu，且介电层22包含钽(Ta)合金或化合物，例如五氧化二钽(Ta2O5)或具有Ta2O5的Ta。上部电极23的尺寸(例如，宽度、长度或表面积)大体上与介电层22的对应的尺寸(例如，宽度、长度或表面积)相同。在一或多个实施例中，且如图1中所展示，下部电极21的尺寸(例如，宽度、长度或表面积)大于上部电极23和介电层22的对应的尺寸。在其它实施例中，下部电极21的尺寸大体上与上部电极23和介电层22的对应的尺寸相同。在图1的说明中，两个电容器2的结构和对应的尺寸大体上相同；然而，在其它实施例中，两个电容器2的结构和对应的尺寸可能不同。半导体装置1进一步包含接触垫151。接触垫151安置于衬底10的第一表面101上以及导电导通孔18、19中的每一者的第一端部上。接触垫151和下部电极21为同一经图案化电路层15的部分，也就是说，其同时形成。在一或多个实施例中，省去接触垫151。在衬底10的材料为半导体材料的一或多个实施例中，阻挡层(未图示)安置于经图案化电路层15与衬底10之间。第一绝缘层12覆盖电容器2和衬底10的第一表面101，且界定第一开口121和第二开口122。第一开口121暴露电容器2的上部电极23的一部分。第二开口122对应于导电导通孔18、19且暴露接触垫151。在一或多个实施例中，第一绝缘层12包含例如苯并环丁烯(BCB)、聚酰亚胺(PI)、聚丙烯(PP)或环氧树脂的聚合物。然而本文档来自技高网...

【技术保护点】
一种半导体装置，其包括：衬底，其具有第一表面和第二表面；至少一个集成无源装置，其包含邻近于所述衬底的所述第一表面安置的至少一个电容器；第一重布层，其邻近于所述衬底的所述第一表面安置；第二重布层，其邻近于所述衬底的所述第二表面安置；以及多个导电导通孔，其延伸通过所述衬底，且电连接所述第一重布层与所述第二重布层。

【技术特征摘要】
2015.10.07 US 62/238,341;2016.06.10 US 15/179,6831.一种半导体装置，其包括：衬底，其具有第一表面和第二表面；至少一个集成无源装置，其包含邻近于所述衬底的所述第一表面安置的至少一个电容器；第一重布层，其邻近于所述衬底的所述第一表面安置；第二重布层，其邻近于所述衬底的所述第二表面安置；以及多个导电导通孔，其延伸通过所述衬底，且电连接所述第一重布层与所述第二重布层。2.根据权利要求1所述的半导体装置，其中所述衬底包括玻璃、硅或硅石。3.根据权利要求1所述的半导体装置，其中所述电容器包含下部电极、介电层和上部电极，所述下部电极安置于所述衬底的所述第一表面上，所述介电层安置于所述下部电极上，且所述上部电极安置于所述介电层上。4.根据权利要求1所述的半导体装置，其进一步包括：绝缘层，其覆盖所述电容器和所述衬底的所述第一表面，所述绝缘层界定至少一个第一开口以暴露所述电容器的一部分，所述绝缘层进一步界定对应于所述导电导通孔的多个第二开口；第一导电互连器，其安置于所述绝缘层的所述第一开口中且电连接到所述电容器；以及多个第二导电互连器，其安置于所述绝缘层的所述第二开口中的相应者中且电连接到所述导电导通孔。5.根据权利要求4所述的半导体装置，其中所述第一重布层安置于所述绝缘层上，且所述第一导电互连器和所述第二导电互连器为所述第一重布层的部分。6...

【专利技术属性】
技术研发人员：张勇舜，陈建桦，李德章，
申请(专利权)人：日月光半导体制造股份有限公司，
类型：发明
国别省市：中国台湾;71