N沟道场效应晶体管中的应力制造技术

一种鳍式场效应晶体管(FinFET)包括在半导体鳍的表面上的栅极堆叠。该半导体鳍可包括覆盖材料和应力源材料。应力源材料由覆盖材料限定于毗邻栅极堆叠的区域。应力源材料在毗邻栅极堆叠的半导体鳍上提供应力。

【技术实现步骤摘要】
【国外来华专利技术】背景领域本公开的诸方面涉及半导体器件，尤其涉及用于鳍式场效应晶体管(FinFET)结构的导电栅极应力源。背景用于场效应晶体管(FET)性能的应变工程已被评价为减小栅极氧化物厚度的替换方案。在平面FET几何结构中，在半导体芯片区域(诸如FET的源极区和漏极区)中赋予应变是相关领域中使用的办法。然而，在一些FET(例如，鳍式场效应晶体管(FinFET))结构中，可用于应变工程的鳍的体积较小。另外，有益于P沟道(例如，空穴电荷载流子)FinFET的压缩应变对于N沟道(例如，电子电荷载流子)FinFET是有害的。体积和压缩应变问题已限制了在N沟道FinFET器件中使用应变工程的能力。概述一种用于在半导体基板上制造鳍式场效应晶体管(FinFET)器件的方法可包括：在半导体鳍的表面上形成栅极堆叠。该方法还包括：在所述半导体鳍上沉积电介质层以与所述栅极堆叠的导电栅极的表面基本上共面。所述方法还可包括：将所述导电栅极凹陷到低于所述电介质层的水平。此外，所述方法可包括：将应力源材料沉积到所述导电栅极的凹陷表面和所述电介质层上，以及限定所述应力源材料。所述方法还包括：改变所述应力源材料的体积以对毗邻所述导电栅极的半导体鳍施加应力。一种鳍式场效应晶体管(FinFET)可包括：在半导体鳍的表面上的栅极堆叠以及覆盖材料。所述鳍式场效应晶体管还包括应力源材料，所述应力源材料由所述覆盖材料限定于毗邻所述栅极堆叠的区域以在毗邻所述栅极堆叠的半导体鳍上提供应力。一种鳍式场效应晶体管(FinFET)可包括：在半导体鳍的表面上的栅极堆叠以及覆盖材料。该鳍式场效应晶体管还包括：用于向所述栅极堆叠施加应力的装置。所述应力施加装置可由所述覆盖材料限定于毗邻所述栅极堆叠的区域以在毗邻所述栅极堆叠的半导体鳍上提供应力。这已较宽泛地勾勒出本公开的特征和技术优点以便下面的详细描述可以被更好地理解。本公开的附加特征和优点将在下文描述。本领域技术人员应该领会，本公开可容易地被用作修改或设计用于实施与本公开相同的目的的其他结构的基础。本领域技术人员还应认识到，这样的等效构造并不脱离所附权利要求中所阐述的本公开的教导。被认为是本公开的特性的新颖特征在其组织和操作方法两方面连同进一步的目的和优点在结合附图来考虑以下描述时将被更好地理解。然而，要清楚理解的是，提供每一幅附图均仅用于解说和描述目的，且无意作为对本公开的限定的定义。附图简述为了更全面地理解本公开，现在结合附图参阅以下描述。图1解说了本公开的一方面中的半导体晶片的立体图。图2解说了根据本公开的一方面的管芯的横截面视图。图3解说了根据本公开的一方面的金属氧化物半导体场效应晶体管(MOSFET)器件的横截面视图。图4解说了根据本公开的一方面的晶体管。图5A是解说了压应力和张应力的鳍式场效应晶体管(FinFET)的鳍的示例性示意图。图5B解说了指示沿着鳍式场效应晶体管(FinFET)的鳍的维度的各个应力分量的FinFET的示意图。图6是解说了由沿着鳍的各维度施加应力分量TfL、TfH和TfW引起的应力引发的电子迁移率变化的示例性图表。图7是解说了由沿着鳍的各维度施加应力分量TfL、TfH和TfW引起的应力引发的空穴迁移率变化的示例性图表。图8解说了根据本公开的各方面的包括沿着鳍的高度施加的应力源材料的FinFET架构的示例。图9A-9G解说了根据本公开的各方面的用于提供N沟道FinFET金属栅极应力源的示例性处理的横截面视图和对应的俯视图。图10A-10B解说了根据本公开的各方面的用于提供N沟道FinFET金属栅极应力源的示例性处理的横截面视图和对应的俯视图。图11A-11B解说了根据本公开的各方面的用于提供N沟道FinFET金属栅极应力源的示例性处理的横截面视图和对应的俯视图。图12解说了一种用于在半导体基板上制造鳍式场效应晶体管(FinFET)器件的方法。图13是示出其中可有利地采用本公开的一方面的示例性无线通信系统900的框图。图14是解说了根据一种配置的用于半导体组件的电路、布局、以及逻辑设计的设计工作站的框图。详细描述以下结合附图阐述的详细描述旨在作为各种配置的描述，而无意表示可实践本文中所描述的概念的仅有的配置。本详细描述包括具体细节以便提供对各种概念的透彻理解。然而，对于本领域技术人员将显而易见的是，没有这些具体细节也可实践这些概念。在一些实例中，以框图形式示出众所周知的结构和组件以避免湮没此类概念。如本文所述的，术语“和/或”的使用旨在代表“可兼性或”，而术语“或”的使用旨在代表“排他性或”。半导体制造工艺通常被分为三个部分：前端制程(FEOL)、中部制程(MOL)以及后端制程(BEOL)。前端制程包括晶片制备、隔离、阱形成、栅极图案化、间隔物、和掺杂植入。中部制程包括栅极和端子触点形成。然而，中部制程的栅极和端子触点形成是制造流程的越发有挑战的部分，特别是对于光刻图案化而言。后端制程包括形成互连和电介质层以用于耦合至FEOL器件。可以用使用等离子体增强化学气相沉积法(PECVD)来沉积的层间电介质(ILD)材料的双镶嵌工艺来制造这些互连。图1解说了本公开的一方面中的半导体晶片的立体图。晶片100可以是半导体晶片，或者可以是在晶片100的表面上具有一层或多层半导体材料的基板材料。当晶片100是半导体材料时，其可使用切克劳斯基(Czochralski)工艺从籽晶生长，在切克劳斯基工艺中籽晶被浸入半导体材料的熔池中，并且缓慢旋转并从池中移除。熔融材料随后在晶体取向上结晶到籽晶上。晶片100可以是复合材料，诸如砷化镓(GaAs)或氮化镓(GaN)、诸如砷化铟镓(InGaAs)的三元材料、四元材料、或者可以是用于其他半导体材料的基板材料的任何材料。虽然许多材料本质上可以是晶体，但是多晶或非晶材料也可以用于晶片100。晶片100或者耦合到晶片100的各层可被提供有使晶片100更具导电性的材料。作为示例而非限定，硅晶片可以具有添加到晶片100的磷或硼，以允许电荷在晶片100中流动。这些添加剂被称为掺杂剂，并且在晶片100或晶片100的诸部分内提供额外的电荷载流子(电子或空穴)。通过选择提供额外的电荷载流子的区域、提供哪种类型的电荷载流子、以及晶片100中附加的电荷载流子的量(密度)，可在晶片100中或晶片100上形成不同类型的电子器件。晶片100具有指示该晶片100的晶向的取向102。取向102可以是如图1中所示出的晶片100的平坦边缘，或者可以是槽口或其他标记以解说晶片100的晶向。取向102可指示晶片100中晶格的平面的米勒指数。米勒指数形成晶格中结晶平面的标记系统。晶格面可以由三个整数h、k和指示，这些整数是晶体中平面的米勒指数。每个指数表示基于倒易晶格矢量与方向(h,k,)正交的平面。这些整数通常以最低项写出(例如，他们的最大公约数应为1)。米勒指数100表示与方向h正交的平面；指数010表示与方向k正交的平面，并且指数001表示与正交的平面。对于一些晶体，使用负数(被写为指数上方的横条)，并且对于一些晶体(诸如氮化镓)，可采用三个以上数字以充分描述不同的结晶平面。一旦按期望处理了晶片100，就沿切割线104分割晶片100。切割线104指示晶片100将在何处被分离或分开成多片。切本文档来自技高网...

【技术保护点】
一种用于在半导体基板上制造鳍式场效应晶体管(FinFET)器件的方法，包括：在半导体鳍的表面上形成栅极堆叠；在所述半导体鳍上沉积电介质层以与所述栅极堆叠的导电栅极的表面基本上共面；将所述导电栅极凹陷到低于所述电介质层的水平；将应力源材料沉积到所述导电栅极的凹陷表面和所述电介质层上；限定所述应力源材料；以及改变所述应力源材料的体积以对毗邻所述导电栅极的半导体鳍施加应力。

【技术特征摘要】
【国外来华专利技术】2014.07.31 US 14/448,5481.一种用于在半导体基板上制造鳍式场效应晶体管(FinFET)器件的方法，包括：在半导体鳍的表面上形成栅极堆叠；在所述半导体鳍上沉积电介质层以与所述栅极堆叠的导电栅极的表面基本上共面；将所述导电栅极凹陷到低于所述电介质层的水平；将应力源材料沉积到所述导电栅极的凹陷表面和所述电介质层上；限定所述应力源材料；以及改变所述应力源材料的体积以对毗邻所述导电栅极的半导体鳍施加应力。2.如权利要求1所述的方法，其特征在于，改变所述体积包括：通过对所述应力源材料进行退火来使所述应力源材料膨胀以压缩所述导电栅极。3.如权利要求1所述的方法，其特征在于，改变所述体积包括：通过对所述应力源材料的硅化或氧化来使所述应力源材料膨胀以压缩所述导电栅极。4.如权利要求1所述的方法，其特征在于，改变所述体积包括：增加所述体积以沿着所述半导体鳍的高度对N沟道FinFET中的半导体鳍施加压应力。5.如权利要求1所述的方法，其特征在于，改变所述体积包括：减小所述体积以沿着所述半导体鳍的高度在P沟道FinFET中的半导体鳍上提供张应力。6.如权利要求1所述的方法，其特征在于，所述应力源材料是钨(W)、钛(Ti)、钴(Co)、硅(Si)、镍(Ni)或钙钛矿(CaTiO3)。7.如权利要求1所述的方法，其特征在于，进一步包括将所述FinFET器件集成到移动电话、机顶盒、音乐播放器、视频播放器、娱乐单元、导航设备、计算机、手持式个人通信系统(PCS)单元、便携式数据单元、和/或固定位置数据单元中。8.一种鳍式场效应晶体管(FinFET)，包括：在半导体鳍的表面上的栅极堆叠；覆盖材料；以及应力源材料，所述应力源材料被所述覆盖材料限定于毗邻所述栅极堆叠的区域以在毗邻所述栅极堆叠的半导体鳍上提供应力。9.如权利要求8所述的FinFET，其特征在于，所述应力源材料沿着所述半导体鳍的高度在N沟道FinFET中的半导体鳍上提供压应力。10.如权利要求8所述的FinFET，其特征在于，所述应力源材料沿着所述半导体鳍的高度在P沟道FinFET中的半导体鳍上提供张应力。11.如权利要求8所述的FinFET，其特征在于，所述应力源材料包括CaTiO3并且所述覆盖材料是电介质。12.如权利要求8所述的FinFET，其特征在于，所述应力源材料包括W、Ti、Co、Ni并且所述覆盖材料是多晶硅。13.如权利要求8所述的FinFET，其特征在于，所述应力源材料包括多晶硅并且所述覆盖材料是氧化物。14.如权利要求8所述的FinFET，其特征在于，所述应力源材料通过改变所述应力源材料的体积来提供应力。15.如权利要求14所述的FinFET，其特征在于，改变所述体积包括：通过退火、硅化或氧化来使所述应力源材料膨胀以压缩所述栅极堆叠。16.如权利要求8所述的FinFET，其特征在于，所述FinFET被集成到移动电话、机顶盒、音乐播放器、视频播放器、娱乐单元、导航设备、计算机、手持式个人通信系统(PC...

【专利技术属性】
技术研发人员：J·J·徐，K·利姆，S·S·宋，C·F·耶普，
申请(专利权)人：高通股份有限公司，
类型：发明
国别省市：美国;US