元件芯片的制造方法以及元件芯片技术

本发明专利技术提供一种元件芯片的制造方法以及元件芯片。在将具有多个元件区域的基板进行分割来制造多个元件芯片的元件芯片的制造方法中使用的等离子体处理工序中，通过将基板暴露于第1等离子体从而将基板分割为元件芯片(10)，在通过将这些元件芯片(10)暴露于以氟化碳和氦的混合气体的混合气体为原料气体的第2等离子体，从而形成覆盖侧面(10c)以及第2面(10b)的保护膜的保护膜形成工序中，设定保护膜形成条件使得第2面(10b)的第2保护膜(12b)的厚度(t2)大于侧面(10c)的第1保护膜(12c)的厚度(t1)。

【技术实现步骤摘要】

本专利技术涉及将具有多个元件区域的基板按照每个元件区域进行分割来制造元件芯片的元件芯片的制造方法以及元件芯片。
技术介绍
半导体元件等元件芯片从具有多个元件区域的晶片状的基板分割成单片来制造(例如参照专利文献1)。在该专利文献所示的现有技术中，首先在将形成了电路的晶片的表面粘贴于切割带的状态下对晶片的背面进行研磨，再进一步通过蚀刻使晶片变薄。而且之后在与元件区域相当的部分形成抗蚀剂层来进行掩蔽，通过实施等离子体蚀刻，从而将晶片分离成单片的半导体元件。现有技术文献专利文献专利文献1：JP特开2002-93752号公报
技术实现思路
如上所述从晶片状的基板切割出的单片状的元件芯片除了实施封装来用作器件装置以外，还存在将倒装芯片等元件芯片直接送到电子部件安装工序的情况。在这样的情况下，由于元件芯片由夹具等保持工具直接保持，因此在安装动作时保持工具会直接接触到构成元件芯片的硅体的表面。在该接触时，存在芯片表面出现损伤或者在芯片外周部的边缘部分产生缺口的情况。而且，这样的损伤、缺口会导致后面工序中的芯片破损等严重损坏。像这样，对于现有的元件芯片的制造方法，存在处理所制造的元件芯片时发生芯片表面的损伤、缺口而导致严重损坏这样的问题。因此，本专利技术的目的在于，提供一种能够防止芯片表面的损伤、缺口的发生的元件芯片的制造方法以及元件芯片。本专利技术的元件芯片的制造方法是将具备具有由分割区域划分的多个元件区域的第1面和与第1面相反一侧的第2面的基板按分割区域进行分割来形成多个元件芯片的元件芯片的制造方法，包括以下工序。即，包括：准备工序，准备第1面侧被支承于载体、并且形成了耐蚀刻层使得覆盖与元件区域对置的第2面的区域并且使与分割区域对置的第2面的区域露出的基板；和等离子体处理工序，在准备工序之后，对支承于载体的基板实施等离子体处理。等离子体处理工序包括：分割工序，通过使第2面暴露于第1等离子体，从而将未被耐蚀刻层覆盖的区域的基板蚀刻到在该基板的深度方向上达到第1面来将基板分割为元件芯片，成为具备第1面、第2面以及将第1面与第2面连结的侧面的元件芯片彼此空开间隔保持在载体上的状态；和保护膜形成工序，在分割工序之后，在彼此空开间隔保持在载体上的状态下使元件芯片暴露于第2等离子体，由此在元件芯片的侧面形成第1保护膜，并且在第2面形成第2保护膜。在保护膜形成工序中，设定保护膜形成条件使得第2保护膜的厚度大于第1保护膜的厚度。本专利技术的元件芯片是具备具有元件区域的第1面、与第1面相反一侧的第2面和将第1面以及第2面相连的侧面的元件芯片，侧面由第1保护膜包覆，第2面由第2保护膜包覆，第2保护膜的厚度大于所述第1保护膜的厚度。根据本专利技术，能够防止芯片表面的损伤、缺口的发生。附图说明图1A是本专利技术的一实施方式的元件芯片的制造方法的工序说明图，是表示分离前的基板的剖视图。图1B是本专利技术的一实施方式的元件芯片的制造方法的工序说明图，是表示准备工序的剖视图。图1C是本专利技术的一实施方式的元件芯片的制造方法的工序说明图，是表示进行等离子体处理对基板进行分割的工序的剖视图。图2A是本专利技术的一实施方式的元件芯片的制造方法的工序说明图，是表示灰化工序的剖视图。图2B是本专利技术的一实施方式的元件芯片的制造方法的工序说明图，是表示等离子体处理工序的剖视图。图3是在本专利技术的一实施方式的元件芯片的制造方法中使用的等离子体蚀刻装置的结构说明图。图4是通过本专利技术的一实施方式的元件芯片的制造方法而制造的元件芯片的结构说明图。图5是通过本专利技术的一实施方式的元件芯片的制造方法而制造的元件芯片的保持状态的说明图。标号说明1基板1a第1面1b第2面1c分割区域2元件部2a元件区域3耐蚀刻层4载体10元件芯片10a第1面10b第2面10c侧面12b第2保护膜12c第1保护膜具体实施方式接下来参照附图对本专利技术的实施方式进行说明。首先参照图1～图4对本实施方式的元件芯片的制造方法进行说明。在此所示的元件芯片的制造方法是如下的制造方法，即，将具备具有由分割区域划分的多个元件区域的第1面和与该第1面相反一侧的第2面的基板按分割区域进行分割，来形成多个元件芯片。如图1A所示，基板1是制成具有元件部2的多个元件芯片10(参照图1C)的晶片状的基板。在基板1中形成元件部2的元件面即第1面1a上，设定了由分割区域1c划分的多个元件区域2a。基板1被送往用于制造元件芯片的准备工序，如以下说明的那样，进行基于载体(carrier)4的支承和掩膜形成。作为载体4，使用粘合片、支承基板等能够固定并处理较薄且容易挠曲的基板1的载体。在该准备工序中，如图1B所示，基板1的第1面1a侧被支承于载体4的保持面4a，并且在第2面1b由在等离子体切割中作为掩膜而发挥作用的抗蚀剂掩膜、表面保护膜等来形成耐蚀刻层3。即，在第2面1b，形成耐蚀刻层3，使得覆盖与元件区域2a对置的第2面1b的区域并且使与分割区域1c对置的第2面1b的区域1d露出。在这样进行了准备工序后，为了对支承于载体4的基板1实施等离子体处理而将载体4送往等离子体处理工序。参照图3对在该等离子体处理工序中使用的等离子体蚀刻装置20的结构进行说明。在图3中作为真空容器的腔室21的内部是用于进行等离子体处理的处理室21a，在处理室21a的底部配置有对支承了处理对象即基板1的载体4进行载置的台架22。在腔室21的顶部的上表面，配置有作为上部电极的天线23，天线23与第1高频电源部24电连接。处理室21a内的台架22还具有作为用于等离子体处理的下部电极的功能，台架22与第2高频电源部25电连接。在腔室21，经由排气口21c而连接有真空排气部27，通过驱动真空排气部27，从而将处理室21a内进行真空排气。而且处理室21a经由气体导入口21b而连接有等离子体产生用气体供给部26。在本实施方式所示的等离子体蚀刻装置20中，根据等离子体处理的目的，能够选择性地提供多种等离子体产生用气体。在此，作为等离子体产生用气体的种类，能够选择第1气体26a、第2气体26b、第3气体26c以及灰化(ashing)用气体26d。作为第1气体26a，使用SF6、C4F8等以硅为对象的蚀刻效果优异的气体。在本实施方式中，第1气体26a用于产生通过等离子体蚀刻来分割基板1的第1等离子体P1。作为第2气体26b，使用C4F8、C2F6、CF4、C6F6、C6F4H2、CHF3、CH2F2等氟化碳和氦的混合气体。这些气体用作通过等离子体处理来形成皮膜的等离子体CVD用的气体，在本实施方式中，以在将基板1分割得到的元件芯片10的侧面形成保护膜为目的而使用。另外，氦的流量相对于混合气体的总流量的比率可根据气体种类的组合来适当设定。作为例示值，氦相对于混合气体的总流量的比率能够列举10％～80％。作为第3气体26c，使用氧气、氩气等物理性蚀刻效果优异的气体。在本实施方式中，用于去除前述的保护膜当中的不需要的部分的溅射用途。而且，灰化用气体26d为氧气，在本实施方式中，以去除结束掩膜功能后的耐蚀刻层3等树脂膜为目的来使用。在基于等离子体蚀刻装置20的等离子体处理中，首先将处理对象的基板1与载体4一起载置在台架22上，驱动真空排气部27对处理室21a内进行真空排气。与此同时，通过等离子体产生用气体供给本文档来自技高网...

【技术保护点】
一种元件芯片的制造方法，将具备具有由分割区域划分的多个元件区域的第1面和与所述第1面相反一侧的第2面的基板按所述分割区域进行分割来形成多个元件芯片，所述元件芯片的制造方法包括：准备工序，准备所述第1面侧被支承于载体、并且形成了耐蚀刻层使得覆盖与所述元件区域对置的所述第2面的区域并且使与所述分割区域对置的所述第2面的区域露出的所述基板；和等离子体处理工序，在所述准备工序之后，对支承于所述载体的所述基板实施等离子体处理，所述等离子体处理工序包括：分割工序，通过使所述第2面暴露于第1等离子体，从而将未被所述耐蚀刻层覆盖的区域的所述基板蚀刻到在该基板的深度方向上达到所述第1面来将所述基板分割为元件芯片，成为具备所述第1面、所述第2面以及将所述第1面与所述第2面连结的侧面的元件芯片彼此空开间隔保持在所述载体上的状态；和保护膜形成工序，在所述分割工序之后，在彼此空开间隔保持在所述载体上的状态下使所述元件芯片暴露于第2等离子体，由此在所述元件芯片的所述侧面形成第1保护膜，并且在所述第2面形成第2保护膜，在所述保护膜形成工序中，设定保护膜形成条件使得所述第2保护膜的厚度大于所述第1保护膜的厚度。

【技术特征摘要】
2015.10.01 JP 2015-1955211.一种元件芯片的制造方法，将具备具有由分割区域划分的多个元件区域的第1面和与所述第1面相反一侧的第2面的基板按所述分割区域进行分割来形成多个元件芯片，所述元件芯片的制造方法包括：准备工序，准备所述第1面侧被支承于载体、并且形成了耐蚀刻层使得覆盖与所述元件区域对置的所述第2面的区域并且使与所述分割区域对置的所述第2面的区域露出的所述基板；和等离子体处理工序，在所述准备工序之后，对支承于所述载体的所述基板实施等离子体处理，所述等离子体处理工序包括：分割工序，通过使所述第2面暴露于第1等离子体，从而将未被所述耐蚀刻层覆盖的区域的所述基板蚀刻到在该基板的深度方向上达到所述第1面来将所述基板分割为元件芯片，成为具备所述第1面、所述第2面以及将所述第1面与所述第2面连结的侧...

【专利技术属性】
技术研发人员：针贝笃史，置田尚吾，松原功幸，广岛满，奥根充弘，
申请(专利权)人：松下知识产权经营株式会社，
类型：发明
国别省市：日本;JP