电流输出电路制造技术

本发明专利技术提供一种无论电源电压如何变动，均能稳定地输出电流的电流输出电路。本发明专利技术的电流输出电路包括：第1FET，对该第1FET的源极提供电源电压，对该第1FET的栅极提供第1电压，并从该第1FET的漏极输出第1电流；第2FET，对该第2FET的源极提供电源电压，对该第2FET的栅极提供第1电压，并从该第2FET的漏极输出输出电流；第1控制电路，该第1控制电路控制第1电压，使得第1电流成为目标电平；以及第2控制电路，该第2控制电路进行使第1FET的漏极电压与第2FET的漏极电压相等的控制。

【技术实现步骤摘要】

本专利技术涉及电流输出电路。
技术介绍
功率放大模块中，为了向功率放大器提供偏置电流，使用生成规定的输出电流的电路。例如，专利文献1所公开的电路中，利用电流镜电路生成输出电流。具体而言，对进行了二极管连接的MOS晶体管的漏极施加与电源电压相对应的电压，从与MOS晶体管电流镜像相连的MOS晶体管的漏极输出输出电流。现有技术文献专利文献专利文献1：日本专利特开平11-186854号公报
技术实现思路
专利技术所要解决的技术问题这里，若考虑功率放大模块的实际使用状况，则电源电压可能发生变动。因此，功率放大模块中，为了提供稳定的偏置电流，要求无论电源电压是否变动，都输出稳定的输出电流。然而，专利文献1公开的电路中，输出电流的电流量依赖于施加的电源电压的电压值。因此，伴随电源电压的电压值的变动，输出电流也可能变动。本专利技术鉴于上述情况而完成，其目的在于，提供一种无论电源电压如何变动，都能稳定地输出电流的电流输出电路。解决技术问题所采用的技术方案为了达到上述目的，本专利技术的一个侧面所涉及的电流输出电路包括：第1FET，对该第1FET的源极提供电源电压，对该第1FET的栅极提供第1电压，并从该第1FET的漏极输出第1电流；第2FET，对该第2FET的源极提供电源电压，对该第2FET的栅极提供第1电压，并从该第2FET的漏极输出输出电流；第1控制电路，该第1控制电路控制第1电压，使得第1电流成为目标电平；以及第2控制电路，该第2控制电路进行使第1FET的漏极电压与第2FET的漏极电压相等的控制。专利技术效果根据本专利技术，能提供一种无论电源电压如何变动，均能稳定地输出电流的电流输出电路。附图说明图1是表示包含本专利技术的一实施方式的电流输出电路的功率放大模块的结构例的图。图2是本专利技术的实施方式1所涉及的电流输出电路的电路图。图3是本专利技术的实施方式2所涉及的电流输出电路的电路图。图4是本专利技术的实施方式3所涉及的电流输出电路的电路图。图5是本专利技术的实施方式4所涉及的电流输出电路的电路图。图6是本专利技术的实施方式5所涉及的电流输出电路的电路图。图7是本专利技术的实施方式6所涉及的电流输出电路的电路图。具体实施方式下面，参照附图对本专利技术的实施方式进行详细说明。另外。对相同的要素标注相同的符号，省略重复的说明。图1是表示包含本专利技术的一实施方式的电流输出电路的功率放大模块的结构例的图。如图1所示，功率放大模块100包括电流输出电路101、偏置电路102、及放大电路103。电源电压Vdd被提供给电流输出电路101，生成目标电平的输出电流Iout。该输出电流Iout被提供给偏置电路102。电流输出电路101包括P沟道MOSFET(MP1、MP2)及第1控制电路110、第2控制电路111。P沟道MOSFET(MP1)(第1FET)将电源电压Vdd提供给源极，栅极与第1控制电路110相连接，漏极与第2控制电路111相连接。P沟道MOSFET(MP2)(第2FET)将电源电压Vdd提供给源极，栅极与P沟道MOSFET(MP1)的栅极相连接，漏极与第2控制电路111相连接。由此，P沟道MOSFET(MP2)连接为使P沟道MOSFET(MP1)与栅极电位成为相同。因此，P沟道MOSFET(MP2)能与P沟道MOSFET(MP1)设为相同的电流密度。第1控制电路110控制P沟道MOSFET(MP1、MP2)的栅极电压，使得输出电流Iout成为目标电平。第2控制电路111进行使P沟道MOSFET(MP1、MP2)的漏极电压相等的控制。通过第1及第2控制电路110、111的控制，从P沟道MOSFET(MP2)的漏极输出目标电平的输出电流Iout。另外，第1及第2控制电路110、111的结构的详细情况在后文进行阐述。偏置电路102生成与从电流输出电路101输出的输出电流Iout对应的电流量的偏置电流Ibias。将该偏置电流Ibias提供给放大电路103。偏置电路102包括电压输出电路120、双极型晶体管121、及电阻元件122、123。电压输出电路120基于由电流输出电路101提供的输出电流Iout，输出规定电平的电压(第4电压)。电压输出电路120例如包含双极型晶体管124、125。双极型晶体管124的集电极与基极相连接(下文称为二极管连接)，双极型晶体管124的集电极与电阻元件122的第2端子及双极型晶体管121的基极相连接，双极型晶体管124的发射极与双极型晶体管125的集电极相连接。双极型晶体管125进行二极管连接，其集电极与双极型晶体管124的发射极相连接，且其发射极接地。由此，双极型晶体管124的集电极生成规定电平的电压(例如，2.6V左右)。电源电压Vdd被提供给双极型晶体管121(第2双极型晶体管)的集电极，双极型晶体管121的基极与电阻元件122的第2端子及双极型晶体管124的集电极相连接，发射极与电阻元件123的第1端子相连接。向双极型晶体管121的基极提供从电流输出电路101输出的输出电流Iout及从电压输出电路120输出的电压。由此，从双极型晶体管121的发射极输出与输出电流Iout对应的偏置电流Ibias。向电阻元件122的第1端子提供输出电流Iout，电阻元件122的第2端子与双极型晶体管124的集电极及双极型晶体管121的基极相连接。电阻元件123的第1端子与双极型晶体管121的发射极相连接，电阻元件123的第2端子与放大电路103相连接。放大电路103将无线频率(RF：RadioFrequency)信号RFin(输入信号)放大至发送到基站所需的电平，并输出放大信号RFout(输出信号)。如图1所示，放大电路103例如包括电容元件130、电阻元件131、电感器132、及双极型晶体管133。从放大电路103的外部向电容元件130的第1端子提供无线频率信号RFin，电容元件130的第2端子与电阻元件131的第1端子相连接。电容元件130去除无线频率信号RFin的直流分量。电阻元件131的第1端子与电容元件130的第2端子及电阻元件123的第2端子相连接，电阻元件131的第2端子与双极型晶体管133的基极相连接。向电感器132的第1端子提供电源电压Vdd，电感器132的第2端子与双极型晶体管133的集电极相连接。经由电感器132向双极型晶体管133(第1双极型晶体管)的集电极提供电源电压Vdd，双极型晶体管133的基极与电阻元件131的第2端子相连接，双极型晶体管133的发射极接地。将从放大电路103的外部提供的无线频率信号RFin及从偏置电路102输出的偏置电流Ibias提供给双极型晶体管133的基极。由此，从双极型晶体管133的集电极输出将无线频率信号RFin放大后得到的放大信号RFout。另外，通过从偏置电路102提供的偏置电流Ibias来控制放大电路103中的增益。下面，对电流输出电路101中的第1及第2控制电路110、111的结构的详细情况进行说明。＝＝实施方式1＝＝图2是表示电流输出电路101的一个示例即电流输出电路101A的图。电流输出电路101A包括第1控制电路110A和第2控制电路111A。第1控制电路110A包括运算放大器OP1、电流源J1及电阻元件R1、R2。第2控制电路111A包括P沟道MOSFET(MP5)及运算放大器本文档来自技高网...

【技术保护点】
一种电流输出电路，其特征在于，包括：第1FET，对该第1FET的源极提供电源电压，对该第1FET的栅极提供第1电压，并从该第1FET的漏极输出第1电流；第2FET，对该第2FET的源极提供所述电源电压，对该第2FET的栅极提供所述第1电压，并从该第2FET的漏极输出输出电流；第1控制电路，该第1控制电路控制所述第1电压，使得所述第1电流成为目标电平；以及第2控制电路，该第2控制电路进行使所述第1FET的漏极电压与所述第2FET的漏极电压相等的控制。

【技术特征摘要】
2015.10.05 JP 2015-1979151.一种电流输出电路，其特征在于，包括：第1FET，对该第1FET的源极提供电源电压，对该第1FET的栅极提供第1电压，并从该第1FET的漏极输出第1电流；第2FET，对该第2FET的源极提供所述电源电压，对该第2FET的栅极提供所述第1电压，并从该第2FET的漏极输出输出电流；第1控制电路，该第1控制电路控制所述第1电压，使得所述第1电流成为目标电平；以及第2控制电路，该第2控制电路进行使所述第1FET的漏极电压与所述第2FET的漏极电压相等的控制。2.如权利要求1所述的电流输出电路，其特征在于，所述第1控制电路包含第1运算放大器，该第1运算放大器基于与所述目标电平相对应的基准电压和与所述第1电流相对应的第2电压，控制所述第1电压，使得所述第1电流成为所述目标电平。3.如权利要求1所述的电流输出电路，其特征在于，所述第1控制电路包含：第3FET，对该第3FET的栅极提供第3电压，从该第3FET的源极输出第2电流；以及第4FET，该第4FET与所述第3FET进行电流镜像连接，所述第1电压是所述第4FET的漏电压。4.如权利要求2所述的电流输出电路，其特征在于，所述第2控制电路包含第5FET及第2运算放大器，所述第5FET的源极与所述第1FET的漏极相连接，所述第2运算放大器控制所述第5FET的栅极电压，使得所述第1FET的漏极电压与所述第2FET的漏极电压成为相等。5.如权利要求2所述的电流输出电路，其特征在于，所述第2控制电路包含：第6FET，该第6FET的漏极与栅极相连接，从该第6FET的漏极输出第3电流；以及第7FET，该第7FET与所述第6FET进行电流镜像连接，且与所述第6FET具有相同的电流密度，所述第6FET的源极与所述第2FET的漏极相连接，所述第7FET的源极与所述第1FET的漏极相连...

【专利技术属性】
技术研发人员：岛宗祐介，田中聪，筒井孝幸，中村隼人，中井一人，森泽文雅，
申请(专利权)人：株式会社村田制作所，
类型：发明
国别省市：日本;JP